集成電光調制器及通過襯底挖空提高其3dB帶寬的方法技術

本發明專利技術公開了一種集成電光調制器及通過襯底挖空提高其3dB帶寬的方法，該方法包括以下步驟：計算出集成電光調制器調制區域的橫截面上的電場強度分布區域；將電場強度分布區域與襯底材料的重疊部分作為挖空區域；在電極兩側的挖空區域上方的掩埋二氧化硅層確定需要打開的挖空窗口大小及位置，并刻蝕出挖空窗口；通過挖空窗口對挖空區域進行挖空操作。本發明專利技術將計算出的集成電光調制器調制區域橫截面上的電場強度分布區域與襯底材料的重疊部分作為挖空區域，在掩埋二氧化硅層打開挖空窗口，通過挖空窗口對挖空區域進行挖空操作，將襯底材料對電極上信號的損耗降到了極低的程度，大幅度的提高了集成電光調制器的3dB帶寬。

【技術實現步驟摘要】

本專利技術涉及光通信集成器件領域，具體涉及。
技術介紹
隨著社會的不斷進步和發展，人類對信息的需求量越來越大，造成信息數據量呈現指數式的爆發增長，光通信網絡技術的迅猛發展為這一難題的解決提供了可靠有效的方案，電光調制器是整個光通信網絡的核心器件之一，負責將電信號轉換為可在光通信網絡中傳輸的光信號。傳統基于鈮酸鋰材料的電光高速調制器往往外形尺寸較大，在5-10厘米的量級，同時功耗也較大，這些缺點明顯不利于通信系統的小型化和節能化，因此研究高調制帶寬、高消光比、低功耗、易集成及低成本的光調制器具有重要現實意義。目前，集成電光調制器一般基于硅基或者三五族半導體兩個材料體系加工，對于集成電光調制器，為了使光通信網絡可以有更大的容量，需要不斷地提高它的3dB帶寬。對于目前普遍采用的行波電極結構集成電光調制器，在電極微波阻抗匹配和電光折射率匹配的情況下，其3dB帶寬主要受到以下幾個方面的因素所制約:(1)集成電光調制器的電光調制相互作用區的電光作用介質自身的電容電阻等特性所帶來的微波信號的損耗；(2)集成電光調制器行波電極本身的寄生參數帶來的微波損耗；(3)整個集成電光調制器襯底電介質材料帶來的微波吸收損耗。在上述三種帶來損耗進而引起集成電光調制器的3dB帶寬下降的因素當中，因素(1)由于受到本身調制機理和集成電光調制器性能參數權衡的限制很難進一步限制和減小，要想獲得較大的改善需要對有源區進行有效的改進和設計；因素(2)可以通過采用更為先進的電極結構和優化的電極參數來進一步改善；因素(3)目前主要通過提高襯底材料的電阻率來改善，如采用高阻襯底來替代原來的襯底材料，對于襯底的損耗如果可以通過一定的方案進一步降低，則可以使得集成電光調制器的3dB帶寬獲得進一步的提升。有鑒于此，急需提供一種新的制作集成電光調制器的方法，降低現有集成電光調制器采用高阻襯底帶來的微波吸收損耗，提高現有集成電光調制器的3dB帶寬。
技術實現思路
本專利技術所要解決的技術問題是如何降低集成電光調制器采用高阻襯底帶來的微波吸收損耗，從而提高集成電光調制器的3dB帶寬的問題。為了解決上述技術問題，本專利技術所采用的技術方案是提供一種集成電光調制器，包括襯底材料、掩埋二氧化硅層、有源區、覆蓋二氧化硅層和兩個電極，所述襯底材料位于最底層，所述襯底材料上覆蓋一層所述掩埋二氧化硅層，所述掩埋二氧化硅層的中心設置所述有源區，所述覆蓋二氧化硅層將所述有源區覆蓋在所述掩埋二氧化硅層上，所述掩埋二氧化硅層上設置兩個所述電極，所述有源區呈中間凸出的臺階狀，所述掩埋二氧化硅層上刻蝕有多個挖空窗口，兩個所述電極分別通過兩個通孔與所述有源區的臺階面連接；所述襯底材料包括挖空區域和未挖空區域，所述挖空區域為所述集成電光調制器調制區域的橫截面上的電場強度分布區域與所述襯底材料的重疊部分，剩余的所述襯底材料即為所述未挖空區域。在上述技術方案中，采用各向異性刻蝕工藝刻蝕所述挖空窗口，通過所述挖空窗口對所述挖空區域進行挖空操作。在上述技術方案中，所述挖空窗口之間留有未刻蝕部分，作為支撐梁。在上述技術方案中，采用各向同性刻蝕工藝或濕法腐蝕工藝對所述挖空區域進行挖空操作。在上述技術方案中，所述挖空窗口的形狀包括但不限于方形、圓形、橢圓形、梯形和三角形。本專利技術還提供了一種通過襯底挖空提高集成電光調制器的3dB帶寬的方法，包括以下步驟:通過電磁場仿真分析軟件計算出集成電光調制器調制區域的橫截面上的電場強度分布區域；將電場強度分布區域與襯底材料的重疊部分作為挖空區域；在電極兩側的挖空區域上方的掩埋二氧化硅層確定需要打開的挖空窗口大小及位置，并刻蝕出挖空窗口 ；通過挖空窗口對挖空區域進行挖空操作。在上述技術方案中，采用各向異性刻蝕工藝刻蝕所述挖空窗口。在上述技術方案中，所述挖空窗口之間留有未刻蝕部分，作為支撐梁。在上述技術方案中，采用各向同性刻蝕工藝或濕法腐蝕工藝對所述挖空區域進行挖空操作。在上述技術方案中，所述挖空窗口的形狀包括但不限于方形、圓形、橢圓形、梯形和三角形。本專利技術，通過計算出集成電光調制器調制區域的橫截面上的電場強度分布區域，將電場強度分布區域與襯底材料的重疊部分作為挖空區域，并在電極兩側的挖空區域上方的掩埋二氧化硅層打開挖空窗口，通過挖空窗口對挖空區域進行挖空操作，將襯底材料對電極上信號的損耗降到了極低的程度，大幅度的提高了集成電光調制器的3dB帶寬。【附圖說明】圖1為本專利技術實施例提供的一種通過襯底挖空提高集成電光調制器的3dB帶寬的方法流程圖；圖2為本專利技術實施例提供的硅基集成電光調制器的結構示意圖；圖3為本專利技術實施例提供的硅基集成電光調制器調制區域橫截面上的電場強度在絕緣體上硅橫截面上的分布計算結果圖；圖4為本專利技術實施例提供的硅基集成電光調制器調制區域橫截面上的電場強度與硅襯底的重疊部分示意圖；圖5為本專利技術實施例提供的未挖空娃襯底的娃基集成電光調制器的橫截面結構示意圖；圖6為本專利技術實施例提供的在掩埋二氧化硅層上打開的挖空窗口的俯視圖；圖7為本專利技術實施例提供的在掩埋二氧化硅層上打開的挖空窗口部分的橫截面結構示意圖。【具體實施方式】對于集成電光調制器采用高阻襯底帶來的損耗，其損耗物理機制如下:當高頻微波信號在電極上傳播時，其電磁場主要束縛在電極中間的金屬介質區域中形成傳播電磁場向前傳播，對于一般的集成電光調制器，電極上傳輸信號的微波電磁場主要和電極表面覆蓋層、有源調制區域和襯底材料層三層材料發生相互作用。對于電極表面覆蓋的一層材料一般都是空氣、二氧化硅或者其他電導率很低的材料，所以這一層材料對信號的衰減作用有限；位于中間一層的有源區，由于受到材料體系和調制結構的限制，雖然有一定的損耗，但是很難降低其電導率進而降低信號的損耗；位于整個集成電光調制器最下層的襯底材料，一般都有500微米左右厚，其一般由半導體材料構成，襯底材料一般電導率相對于二氧化硅等絕緣體較高，所以襯底材料會對電極上的信號帶來較大的損耗，從而降低集成電光調制器的帶寬，因此將上述損耗因素消除或者大幅度降低即可提高集成電光調制器的3dB帶寬。本專利技術通過對襯底材料進行挖空處理，可以將襯底材料對電極上信號的損耗降到極低的程度，進而大幅度提高具有襯底材料的集成電光調制器的3dB帶寬。下面結合說明書附圖和【具體實施方式】對本專利技術做出詳細的說明。本專利技術實施例提供了一種通過襯底挖空提高集成電光調制器的3dB帶寬的方法，如圖1所示，該方法包括以下步驟:步驟S101、通過電磁場仿真分析軟件計算出集成電光調制器調制區域的橫截面上的電場強度分布區域。步驟S102、將電場強度分布區域與襯底材料的重疊部分作為挖空區域。步驟S103、在電極兩側的挖空區域上方的掩埋二氧化硅層確定需要打開的挖空窗口大小及位置，在不破壞有源區和電極結構的前提下確定需要打開的挖空窗口大小及位置，并刻蝕出挖空窗口。步驟S1當前第1頁1 2 本文檔來自技高網...

【技術保護點】
集成電光調制器，其特征在于，包括襯底材料、掩埋二氧化硅層、有源區、覆蓋二氧化硅層和兩個電極，所述襯底材料位于最底層，所述襯底材料上覆蓋一層所述掩埋二氧化硅層，所述掩埋二氧化硅層的中心設置所述有源區，所述覆蓋二氧化硅層將所述有源區覆蓋在所述掩埋二氧化硅層上，所述掩埋二氧化硅層上設置兩個所述電極，所述有源區呈中間凸出的臺階狀，所述掩埋二氧化硅層上刻蝕有多個挖空窗口，兩個所述電極分別通過兩個通孔與所述有源區的臺階面連接；所述襯底材料包括挖空區域和未挖空區域，所述挖空區域為所述集成電光調制器調制區域的橫截面上的電場強度分布區域與所述襯底材料的重疊部分，剩余的所述襯底材料即為所述未挖空區域。

【技術特征摘要】

【專利技術屬性】
技術研發人員：李淼峰，肖希，王磊，
申請(專利權)人：武漢郵電科學研究院，
類型：發明
國別省市：湖北;42