集成MOS器件的CMOS濕度傳感器形成方法技術

一種集成MOS器件CMOS濕度傳感器形成方法，其中集成MOS器件CMOS濕度傳感器的形成方法包括：利用MOS器件中的子金屬互連層的形成工藝形成濕度傳感器的下電極層、第一金屬互連層、第一電連接層、第二電連接層以及上電極層；然后采用兼容標準CMOS工藝中的刻蝕工藝、各向同性刻蝕工藝，在傳感器區形成環形凹槽以及隔熱區域，在傳感器區形成相互貫穿的通孔以及溝槽；然后形成填充滿通孔和溝槽的濕敏材料層。本發明專利技術濕度傳感器的形成工藝與MOS器件的形成工藝完全兼容，將濕度傳感器和MOS器件集成在同一芯片上，縮小了芯片面積，降低了功耗，提高了集成度和產量。

【技術實現步驟摘要】
集成MOS器件的CMOS濕度傳感器形成方法本申請是申請號為201510066381.8、申請日為2015年2月9日、專利技術名稱為CMOS濕度傳感器及其形成方法的中國專利技術專利申請的分案申請。
本專利技術涉及半導體制作領域技術，特別涉及一種集成MOS器件的CMOS濕度傳感器形成方法。
技術介紹
目前，在諸如工農業生產、環保、航天等領域都經常需要對環境濕度進行測量及控制，在常規的環境參數中，濕度是最難準確測量的參數之一。濕度傳感器是基于其功能材料能發生與濕度相關的物理效應或化學反應制造而成的，其具有將濕度物理量轉換成電信號的功能。濕度傳感器根據其工作原理的不同可分為：伸縮式濕度傳感器，利用脫脂毛發的線性尺寸隨環境水汽含量的變化而變化；蒸發式濕度傳感器，即干濕球濕度傳感器，利用干球和濕球溫度計在相對濕度變化時兩者溫度差變化而制得；露點式濕度傳感器，利用冷卻方法使氣體中的水汽達到飽和而結露，根據露點溫度來測量氣體中的相對濕度；電子式濕度傳感器，包括電阻式、電容式和電解式。電容式濕度傳感器利用感濕材料吸水后介電常數發生變化而改變電容值，其具有靈敏度高、功耗低、溫漂小等優勢，因而受到了廣泛關注。將微傳感器與周圍的信號處理電路集成在一起，制作加工在同一芯片上，以實現更多的功能和更高的性能，同時降低傳感器的成本，已成為MEMS(Micro-Electro-MechanicalSystem)發展的一個新焦點和趨勢。通過系統集成，濕度傳感器和信號處理電路盡可能的靠近，從而很大程度上降低寄生參數和外部干擾；單片集成的濕度傳感器還可以減少不同芯片之間互連的可靠性問題。因此，利用CMOS(ComplementaryMetalOxideSemiconductor)技術將濕度傳感器和信號處理電路進行片上集成，且形成濕度傳感器的工藝不會對信號處理電路造成不良影響，是未來濕度傳感器的研究熱點和焦點。因此，亟需提供一種新的濕度傳感器的形成方法，同時將濕度傳感器和CMOS信號處理器件集成在同一芯片上，且形成濕度傳感器的工藝不會對CMOS信號處理器件造成不良影響。
技術實現思路
本專利技術解決的問題是提供一種CMOS濕度傳感器形成方法，濕度傳感器的形成工藝與MOS器件的形成工藝兼容性高，縮小芯片面積、提高集成度和產量，降低功耗和生產成本。為解決上述問題，本專利技術提供一種CMOS濕度傳感器形成方法，包括：提供包括MOS器件區以及傳感器區的襯底，所述MOS器件區部分襯底上形成有多晶硅柵，所述傳感器區部分襯底上形成有多晶硅加熱層，所述襯底上形成有覆蓋于多晶硅柵表面以及多晶硅加熱層表面的第一介質層；在MOS器件區上方的第一介質層表面形成與多晶硅柵電連接的第一子金屬互連層，同時在所述傳感器區上方的第一介質層表面形成若干相互電絕緣的第一金屬互連層、第一電連接層以及下電極層，且所述第一金屬互連層、第一電連接層、以及下電極層橫跨MOS器件區與傳感器區的交界，其中，至少2個相互電絕緣的第一金屬互連層與多晶硅加熱層電連接；在所述第一子金屬互連層表面、第一金屬互連層表面、下電極層表面、以及第一介質層表面形成第二介質層；在所述MOS器件區上方的第二介質層表面形成與多晶硅柵電連接的第二子金屬互連層，同時在所述傳感器區上方的第二介質層表面形成第二金屬互連層以及第二電連接層，所述第二電連接層與第一電連接層電連接，且所述第二金屬互連層與下電極層之間具有相對重合面；在所述第二子金屬互連層表面、第二金屬互連層表面、第二電連接層表面、以及第二介質層表面形成第三介質層；在所述MOS器件區上方的第三介質層表面形成與多晶硅柵電連接的第三子金屬互連層，同時在所述傳感器區上方的第三介質層表面形成與第二電連接層電連接的上電極層，且所述上電極層與下電極層之間具有相對重合面，所述上電極層與所述第二金屬互連層之間具有相對重合面；在所述第三子金屬互連層表面、上電極層表面、以及第三介質層表面形成頂層介質層；依次刻蝕頂層介質層、第三介質層、第二介質層、第一介質層以及部分厚度的襯底，在傳感器區形成環形凹槽，所述環形凹槽環繞第一金屬互連層、第一電連接層、下電極層、第二金屬互連層、第二電連接層以及上電極層，同時依次刻蝕去除位于第二金屬互連層上方的頂層介質層、第三介質層以及第二介質層，直至暴露出第二金屬互連層表面，在所述第二金屬互連層上方形成通孔；采用各向同性刻蝕工藝，沿所述環形凹槽暴露出的位于傳感器區的襯底側壁表面進行刻蝕，刻蝕去除位于多晶硅加熱層下方的部分厚度襯底，在所述傳感器區上方形成懸空結構，且所述懸空結構與傳感器區的襯底之間具有隔熱區域；刻蝕去除所述第二金屬互連層，在所述通孔下方形成溝槽；形成填充滿所述溝槽和通孔的濕敏材料層；其中，所述多晶硅柵與襯底之間還形成有第一氧化層；所述多晶硅加熱層與襯底之間還形成有第二氧化層，其中，第二氧化層和第一氧化層在同一道工藝中形成。與現有技術相比，本專利技術的技術方案具有以下優點：本專利技術提供了一種結構性能優越的CMOS濕度傳感器，MOS器件與濕度傳感器集成在同一芯片上，芯片面積小，且CMOS濕度傳感器的功耗低。附圖說明圖1至圖25為本專利技術實施例提供的CMOS濕度傳感器形成過程的結構示意圖。具體實施方式由
技術介紹
可知，現有技術濕度傳感器的制作工藝與CMOS工藝兼容性差，難以采用標準的CMOS工藝制作濕度傳感器。為使本專利技術的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本專利技術的具體實施例做詳細的說明。圖1至圖25為本專利技術實施例提供的CMOS濕度傳感器形成過程的結構示意圖。參考圖1，提供襯底100，所述襯底100包括MOS器件區I和傳感器區II。所述襯底100的材料為硅、鍺、鍺化硅、碳化硅或砷化鎵，所述襯底100還可以為絕緣體上的硅、絕緣體上的鍺或者絕緣體上的鍺化硅。所述襯底100表面還可以形成若干外延界面層或應變層，以提高CMOS濕度傳感器的電學性能。本實施例中，所述襯底100為硅襯底。所述MOS器件區I為待形成MOS信號處理器件的區域，為后續形成PMOS晶體管、NMOS晶體管或CMOS晶體管提供信號處理電路平臺，用于檢測或采集濕度傳感器中的電信號；所述傳感器區II為待形成濕度傳感器的區域，為后續形成濕度傳感器提供工作平臺。所述MOS器件區I襯底100內還可以形成隔離結構，所述隔離結構可以為淺溝槽隔離結構(STI，ShallowTrenchIsolation)，隔離結構的填充材料為氧化硅、氮化硅或氮氧化硅等絕緣材料。還可以在MOS器件區I襯底100內形成若干阱區，所述阱區的類型根據待形成的MOS器件的類型確定，所述阱區的摻雜類型為N型摻雜或P型摻雜。例如，在部分MOS器件區I上形成NMOS晶體管時，則相應的MOS器件區I襯底100內形成P型阱區，所述P型阱區的摻雜離子為B、Ga或In；在部分MOS器件區I上形成PMOS晶體管時，則相應的MOS器件區I襯底100內形成N型阱區，所述N型阱區的摻雜離子為P、As或Sb。本實施例以一個MOS器件區I、一個傳感器區II作為示例，相應后續形成濕度傳感器的數量為1，在平行于襯底100表面方向上，所述傳感器區II的尺寸為10微米×10微米至50微米×50微米。在其他實施例中，MOS器件區的數量可以為大于等于1的任一自然數，傳感器區的數量本文檔來自技高網...

【技術保護點】
一種集成MOS器件的CMOS濕度傳感器的形成方法，其特征在于，包括：提供包括MOS器件區以及傳感器區的襯底，所述MOS器件區部分襯底上形成有多晶硅柵，所述傳感器區部分襯底上形成有多晶硅加熱層，所述襯底上形成有覆蓋于多晶硅柵表面以及多晶硅加熱層表面的第一介質層；在MOS器件區上方的第一介質層表面形成與多晶硅柵電連接的第一子金屬互連層，同時在所述傳感器區上方的第一介質層表面形成若干相互電絕緣的第一金屬互連層、第一電連接層以及下電極層，且所述第一金屬互連層、第一電連接層、以及下電極層橫跨MOS器件區與傳感器區的交界，其中，至少2個相互電絕緣的第一金屬互連層與多晶硅加熱層電連接；在所述第一子金屬互連層表面、第一金屬互連層表面、下電極層表面、以及第一介質層表面形成第二介質層；在所述MOS器件區上方的第二介質層表面形成與多晶硅柵電連接的第二子金屬互連層，同時在所述傳感器區上方的第二介質層表面形成第二金屬互連層以及第二電連接層，所述第二電連接層與第一電連接層電連接，且所述第二金屬互連層與下電極層之間具有相對重合面；在所述第二子金屬互連層表面、第二金屬互連層表面、第二電連接層表面、以及第二介質層表面形成第三介質層；在所述MOS器件區上方的第三介質層表面形成與多晶硅柵電連接的第三子金屬互連層，同時在所述傳感器區上方的第三介質層表面形成與第二電連接層電連接的上電極層，且所述上電極層與下電極層之間具有相對重合面，所述上電極層與所述第二金屬互連層之間具有相對重合面；在所述第三子金屬互連層表面、上電極層表面、以及第三介質層表面形成頂層介質層；依次刻蝕頂層介質層、第三介質層、第二介質層、第一介質層以及部分厚度的襯底，在傳感器區形成環形凹槽，所述環形凹槽環繞第一金屬互連層、第一電連接層、下電極層、第二金屬互連層、第二電連接層以及上電極層，?同時依次刻蝕去除位于第二金屬互連層上方的頂層介質層、第三介質層以及第二介質層，直至暴露出第二金屬互連層表面，在所述第二金屬互連層上方形成通孔；采用各向同性刻蝕工藝，沿所述環形凹槽暴露出的位于傳感器區的襯底側壁表面進行刻蝕，刻蝕去除位于多晶硅加熱層下方的部分厚度襯底，在所述傳感器區上方形成懸空結構，且所述懸空結構與傳感器區的襯底之間具有隔熱區域；刻蝕去除所述第二金屬互連層，在所述通孔下方形成溝槽；形成填充滿所述溝槽和通孔的濕敏材料層；其中，所述多晶硅柵與襯底之間還形成有第一氧化層；所述多晶硅加熱層與襯底之間還形成有第二氧化層，其中，第二氧化層和第一氧化層在同一道工藝中形成。...

【技術特征摘要】
1.一種集成MOS器件的CMOS濕度傳感器的形成方法，其特征在于，包括：提供包括MOS器件區以及傳感器區的襯底，所述MOS器件區部分襯底上形成有多晶硅柵，所述傳感器區部分襯底上形成有多晶硅加熱層，所述襯底上形成有覆蓋于多晶硅柵表面以及多晶硅加熱層表面的第一介質層；在MOS器件區上方的第一介質層表面形成與多晶硅柵電連接的第一子金屬互連層，同時在所述傳感器區上方的第一介質層表面形成若干相互電絕緣的第一金屬互連層、第一電連接層以及下電極層，且所述第一金屬互連層、第一電連接層、以及下電極層橫跨MOS器件區與傳感器區的交界，其中，至少2個相互電絕緣的第一金屬互連層與多晶硅加熱層電連接；在所述第一子金屬互連層表面、第一金屬互連層表面、下電極層表面、以及第一介質層表面形成第二介質層；在所述MOS器件區上方的第二介質層表面形成與多晶硅柵電連接的第二子金屬互連層，同時在所述傳感器區上方的第二介質層表面形成第二金屬互連層以及第二電連接層，所述第二電連接層與第一電連接層電連接，且所述第二金屬互連層與下電極層之間具有相對重合面；在所述第二子金屬互連層表面、第二金屬互連層表面、第二電連接層表面、以及第二介質層表面形成第三介質層；在所述MOS器件區上方的第三介質層表面形成與多晶硅柵電連接的第三子金屬互連層，同時在所述傳感器區上方的第三介質層表面形成與第二電連接層電連接的上電極層，且所述上電極層與下電極層之間具有相對重合面，所述上電極層與所述第二金屬互連層之間具有相對重合面；在所述第三子金屬互連層表面、上電極層表面、以及第三介質層表面形成頂層介質層；依次刻蝕頂層介質層、第三介質層、第二介質層、第一介質層以及部分厚度的襯底，在傳感器區形成環形凹槽，所述環形凹槽環繞第一金屬互連層、第一電連接層、下電極層、第二金屬互連層、第二電連接層以及上電極層，同時依次刻蝕去除位于第二金屬互連層上方的頂層介質層、第三介質層以及第二介質層，直至暴露出第二金屬互連層表面，在所述第二金屬互連層上方形成通孔；采用各向同性刻蝕工藝，沿所述環形凹槽暴露出的位于傳感器區的襯底側壁表面進行刻蝕，刻蝕去除位于多晶硅加熱層下方的部分厚度襯底，在所述傳感器區上方形成懸空結構，且所述懸空結構與傳感器區的襯底之間具有隔熱區域；刻蝕去除所述第二金屬互連層，在所述通孔下方形成溝槽；形成填充滿所述溝槽和通孔的濕敏材料層；其中，所述多晶硅柵與襯底之間還形成有第一氧化層；所述多晶硅加熱層與襯底之間還形成有第二氧化層，其中，第二氧化層和第一氧化層在同一道工藝中形成。2.根據權利要求1所...

【專利技術屬性】
技術研發人員：袁彩雷，俞挺，駱興芳，
申請(專利權)人：江西師范大學，
類型：發明
國別省市：江西;36