輔助自保護(hù)晶體管電路、系統(tǒng)和方法技術(shù)方案

除了別的以外，本申請(qǐng)涉及輔助自保護(hù)晶體管電路、系統(tǒng)和方法，被配置為保護(hù)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管。所述輔助自保護(hù)晶體管電路可包括ESD器件，所述ESD器件包括柵極端子、漏極端子和源極端子。所述ESD器件被配置為耦合到互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管的隔離區(qū)，并且可提供所述CMOS晶體管的隔離區(qū)與所述ESD器件的源極端子之間的放電路徑。所述CMOS晶體管的隔離區(qū)可包括阻擋結(jié)，諸如n摻雜隔離阱(niso)、p型阱(pwell)或一個(gè)或多個(gè)其他阻擋結(jié)。

【技術(shù)實(shí)現(xiàn)步驟摘要】
要求優(yōu)先權(quán)本申請(qǐng)要求KennethP.Snowdon等人的提交于2014年8月29日的名稱為“AUXILIARYSELFPROTECTINGTRANSISTORESDSTRUCTURE”(輔助自保護(hù)晶體管ESD結(jié)構(gòu))的美國臨時(shí)專利申請(qǐng)序列號(hào)62/044,056的優(yōu)先權(quán)權(quán)益，所述專利申請(qǐng)全文以引用方式并入本文。
本申請(qǐng)整體涉及靜電放電(ESD)或浪涌保護(hù)，并且更具體地講，涉及輔助自保護(hù)晶體管電路、系統(tǒng)和方法。
技術(shù)介紹
靜電放電(ESD)是電荷在物體之間的突發(fā)流動(dòng)。在某些例子中，ESD電流可大到足以損壞電子器件。為了保護(hù)電子器件免受ESD事件影響，已設(shè)計(jì)了各種ESD保護(hù)電路以將ESD電流分流到地面。
技術(shù)實(shí)現(xiàn)思路
除了別的以外，本申請(qǐng)文檔還討論了被配置為保護(hù)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管的輔助自保護(hù)晶體管電路、系統(tǒng)和方法。輔助自保護(hù)晶體管電路可包括ESD器件，所述ESD器件包括柵極端子、漏極端子和源極端子。ESD器件被配置為耦合到互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管的隔離區(qū)，并且可提供CMOS晶體管的隔離區(qū)與ESD器件的源極端子之間的ESD或浪涌放電路徑。CMOS晶體管的隔離區(qū)可包括阻擋結(jié)，諸如n摻雜隔離阱(niso)、p型阱(pwell)或一個(gè)或多個(gè)其他阻擋結(jié)。在一個(gè)例子中，ESD器件可包括n型金屬氧化物半導(dǎo)體(NMOS)晶體管，其中NMOS晶體管的漏極端子被配置為從CMOS晶體管的隔離區(qū)接收ESD或浪涌事件并且通過NMOS晶體管的源極端子將ESD或浪涌事件釋放到地面。CMOS晶體管包括柵極端子、漏極端子和源極端子。在一個(gè)例子中，ESD器件的漏極端子不耦合到CMOS晶體管的柵極端子、漏極端子或源極端子。本申請(qǐng)還提供了一種輔助自保護(hù)晶體管靜電放電(ESD)系統(tǒng)，包括：ESD器件，所述ESD器件包括柵極端子、漏極端子和源極端子；以及互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管，所述互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管包括柵極端子、漏極端子、源極端子和隔離區(qū)，其中所述ESD器件的漏極端子耦合到所述CMOS晶體管的隔離區(qū)，其中所述ESD器件被配置為提供所述CMOS晶體管的隔離區(qū)與所述ESD器件的源極端子之間的放電路徑以保護(hù)所述CMOS晶體管。此外，本申請(qǐng)?zhí)峁┝艘环N提供對(duì)晶體管的輔助保護(hù)的方法，包括：將互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管的隔離區(qū)耦合到靜電放電(ESD)器件的漏極端子；以及提供所述CMOS晶體管的隔離區(qū)與所述ESD器件的源極端子之間的放電路徑以保護(hù)所述CMOS晶體管免受浪涌事件的影響。本
技術(shù)實(shí)現(xiàn)思路
旨在提供對(duì)本專利申請(qǐng)主題的概述。并非旨在提供本專利技術(shù)的排他性或窮舉性說明。詳細(xì)描述包括在內(nèi)以提供關(guān)于本專利申請(qǐng)的更多信息。附圖說明在未必按比例繪制的附圖中，類似的數(shù)字在不同的視圖中可表示類似的部件。具有不同字母后綴的類似數(shù)字可以表示類似部件的不同示例。附圖通過示例而非限制的方式概括地示例了本申請(qǐng)文檔中討論的各個(gè)實(shí)施例。圖1-圖2總體示出了示例性輔助自保護(hù)晶體管靜電放電結(jié)構(gòu)(AES)。圖3總體示出了示例性ESD事件操作。具體實(shí)施方式除了別的以外，本專利技術(shù)人還認(rèn)識(shí)到輔助自保護(hù)晶體管靜電放電結(jié)構(gòu)(AES)和相關(guān)方法。在一個(gè)例子中，電路可耦合到互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管以更好地允許晶體管承受靜電放電(ESD)事件。在某些例子中，本文所公開的主題在耦合到晶體管時(shí)可提供與大得多的晶體管類似的晶體管自保護(hù)特性，而無需加載或減小晶體管或耦合到晶體管的電路的帶寬。所公開的AES電路可除了別的以外，還附接到開關(guān)傳輸晶體管、輸出放大器開關(guān)晶體管或一個(gè)或多個(gè)其他電路或晶體管。雖然本文所公開的電路、系統(tǒng)和方法是針對(duì)ESD事件描述的，但它們同樣適用于其他浪涌事件。圖1總體示出了示例性輔助自保護(hù)晶體管靜電放電(ESD)系統(tǒng)100，包括輔助自保護(hù)晶體管ESD結(jié)構(gòu)(AES)101，其被配置為通過具有柵極端子2、漏極端子3、源極端子4和本體端子5的ESD器件1諸如n型金屬氧化物半導(dǎo)體(NMOS)晶體管，提供從互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管的隔離區(qū)到地面的放電路徑。在一個(gè)例子中，NMOS晶體管1可包括隔離NMOS晶體管。在一個(gè)例子中，AES101可包括觸發(fā)電路，所述觸發(fā)電路被配置為提供對(duì)柵極端子2的刺激，以啟動(dòng)ESD器件1的漏極端子3與源極端子4之間的傳導(dǎo)。觸發(fā)電路可包括基于電壓的觸發(fā)器、瞬態(tài)RC觸發(fā)器或一個(gè)或多個(gè)其他觸發(fā)電路。在圖1的例子中，觸發(fā)電路包括耦合在電壓軌8與ESD器件1的柵極端子2之間的電容器6，以及耦合在ESD器件1的柵極端子2與地面9之間的電阻器7。在一個(gè)例子中，ESD器件1的本體端子5可耦合到源極端子4，并且源極端子4可耦合到地面9。在一個(gè)例子中，電容器6可包括三端子電容器，所述三端子電容器具有耦合到電壓軌8的第一端子、耦合到ESD器件1的柵極端子2的第二端子以及耦合到地面9的第三端子。電阻器7可包括三端子電阻器(例如，用作電阻器的三端子半導(dǎo)體晶體管)，所述三端子電阻器具有耦合到ESD器件1的柵極端子2的第一端子，以及耦合到地面9的第二端子和第三端子。在某些例子中，AES101的ESD器件1的漏極端子3可耦合到CMOS晶體管的隔離區(qū)。圖1的AES101耦合到開關(guān)傳輸晶體管102，所述開關(guān)傳輸晶體管102包括第一CMOS晶體管11、第二CMOS晶體管21和第三CMOS晶體管31，每一者具有各自的柵極端子12、22、32，漏極端子13、23、33，源極端子14、24、34，以及本體端子15、25、35。開關(guān)傳輸晶體管102可包括被配置為在第一外部觸點(diǎn)40與第二外部觸點(diǎn)41之間傳輸信號(hào)的第一低阻抗?fàn)顟B(tài)，以及被配置為隔離第一外部觸點(diǎn)40和第二外部觸點(diǎn)41的第二高阻抗?fàn)顟B(tài)。第一外部觸點(diǎn)40可耦合到第一CMOS晶體管11的源極端子14和第三CMOS晶體管31的漏極端子33。第二外部觸點(diǎn)41可耦合到第一CMOS晶體管11的漏極端子13和第二CMOS晶體管21的漏極端子23。在圖1的例子中，第一CMOS晶體管11的柵極端子12、第二CMOS晶體管21的柵極端子22和第三CMOS晶體管31的柵極端子32耦合到第一啟用信號(hào)42。第一CMOS晶體管11的本體端子15、第二CMOS晶體管21的本體端子25和第三CMOS晶體管31的本體端子35，以及第二CMOS晶體管21的源極端子24和第三CMOS晶體管31的源極端子34本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種輔助自保護(hù)晶體管電路，包括：靜電放電(ESD)器件，所述靜電放電(ESD)器件包括柵極端子、漏極端子和源極端子，其中所述ESD器件的漏極端子被配置為耦合到互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管的隔離區(qū)，其中所述ESD器件被配置為提供所述CMOS晶體管的隔離區(qū)與所述ESD器件的源極端子之間的放電路徑以保護(hù)所述CMOS晶體管。

【技術(shù)特征摘要】
2014.08.29 US 62/044,0561.一種輔助自保護(hù)晶體管電路，包括：
靜電放電(ESD)器件，所述靜電放電(ESD)器件包括柵極端子、漏極端子和
源極端子，其中所述ESD器件的漏極端子被配置為耦合到互補(bǔ)金屬氧化物半導(dǎo)
體(CMOS)晶體管的隔離區(qū)，
其中所述ESD器件被配置為提供所述CMOS晶體管的隔離區(qū)與所述ESD
器件的源極端子之間的放電路徑以保護(hù)所述CMOS晶體管。
2.根據(jù)權(quán)利要求1所述的電路，包括觸發(fā)電路，所述觸發(fā)電路被配置為提
供對(duì)所述ESD器件的柵極端子的刺激，以啟動(dòng)所述ESD器件的漏極端子與源
極端子之間的傳導(dǎo)，
其中所述觸發(fā)電路包括耦合在電壓軌與所述ESD器件的柵極端子之間的
電容器，以及耦合在所述ESD器件的柵極端子與地面之間的電阻器。
3.根據(jù)權(quán)利要求1所述的電路，其中所述ESD器件包括n型金屬氧化物半
導(dǎo)體(NMOS)晶體管，
其中所述NMOS晶體管的漏極端子被配置為從所述CMOS晶體管的隔離
區(qū)接收浪涌事件并且通過所述NMOS晶體管的源極端子將所述浪涌事件釋放
到地面，
其中所述CMOS晶體管包括柵極端子、漏極端子和源極端子，并且
其中所述ESD器件的漏極端子不耦合到所述CMOS晶體管的柵極端子、
漏極端子或源極端子。
4.根據(jù)權(quán)利要求1所述的電路，其中所述CMOS晶體管的隔離區(qū)包括阻擋
結(jié)，所述阻擋結(jié)包括n摻雜隔離阱(niso)或p型阱(pwell)中的至少一者。
5.一種輔助自保護(hù)晶體管靜電放電(ESD)系統(tǒng)，包括：
ESD器件，所述ESD器件包括柵極端子、漏極端子和源極端子；以及
互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管，所述互補(bǔ)金屬氧化物半導(dǎo)體
(CMOS)晶體管包括柵極端子、漏極端子、源極端子和隔離區(qū)，
其中所述ESD器件的漏極端子耦合到所述CMOS晶體管的隔離區(qū)，
其中所述ESD器件被配置為提供所述CMOS晶體管的隔離區(qū)與所述ESD
器件的源極端子之間的放電路徑以保護(hù)所述CMOS晶體管。
...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：科奈斯·P·斯諾登，T·康，A·楊，
申請(qǐng)(專利權(quán))人：快捷半導(dǎo)體蘇州有限公司，快捷半導(dǎo)體公司，
類型：發(fā)明
國別省市：江蘇;32