金屬氧化物半導體場效應管及其制造方法技術

本發明專利技術涉及一種金屬氧化物半導體場效應管，包括由多個相同的單原胞組成的單胞陣列，單原胞包括第一導電類型的襯底、襯底上的第二導電類型阱區、阱區內的第一導電類型摻雜區以及襯底上的分裂柵極，分裂柵極包括襯底上的柵氧化層，柵氧化層上相互分離的第一多和第二多晶硅柵，填充于第一和第二多晶硅柵之間并將其覆蓋、將其間隙填充的填充氧化層，以及覆蓋第一、第二多晶硅柵及填充氧化層的隔離介質氧化層。本發明專利技術還涉及一種金屬氧化物半導體場效應管的制造方法。本發明專利技術可以降低柵極電荷Qg，以及降低源漏寄生電容Cds的動態值。

【技術實現步驟摘要】

本專利技術涉及半導體制造領域，特別是涉及一種金屬氧化物半導體場效應管，還涉及一種金屬氧化物半導體場效應管的制造方法。
技術介紹
傳統的平面型金屬氧化物半導體(M0S)場效應管寄生電容與柵極電荷偏大，導致開關速度慢、功率損耗高、溫升高、應用頻率偏低等問題，電路應用效果較差。主要表現在電路開關頻率較高時M0S場效應管器件溫升較高，且電路應用頻率一旦達到ΙΟΟΚΗζ?300KHz之間，平面型M0S場效應管對頻率最直接的體現是溫度快速升高至85°C?115°C間，如M0S場效應管長期在這樣的頻率下高壓大電流工作，極易出現不可逆性損壞，最終結果就是電路故障而使電器失效，甚至發生財產或生命事故！M0S場效應管的寄生電容C和柵極電荷Qg仍是溫升高的主要因素。
技術實現思路
基于此，有必要提供一種能夠降低寄生電容的金屬氧化物半導體場效應管。—種金屬氧化物半導體場效應管，包括由多個相同的單原胞組成的單胞陣列，所述單原胞包括第一導電類型的襯底、所述襯底上的第二導電類型阱區、所述阱區內的第一導電類型摻雜區以及所述襯底上的分裂柵極，所述分裂柵極從一第一導電類型摻雜區延伸至相鄰的另一第一導電類型摻雜區上，所述分裂柵極包括襯底上的柵氧化層，所述柵氧化層上相互分離的第一多晶硅柵和第二多晶硅柵，填充于第一多晶硅柵和第二多晶硅柵之間并部分覆蓋第一和第二多晶硅柵、將第一和第二多晶硅柵間的間隙填充的填充氧化層，以及覆蓋所述第一多晶硅柵、第二多晶硅柵及填充氧化層的隔離介質氧化層；所述第一和第二導電類型為相反的導電類型。在其中一個實施例中，所述單原胞還包括:設于所述襯底上的第一導電類型的外延層；所述阱區設于所述外延層內，所述柵氧化層設于所述外延層上；金屬層，覆蓋所述隔離介質氧化層、并與所述分裂柵極兩側的第一導電類型摻雜區和阱區電性連接。在其中一個實施例中，所述第一多晶硅柵和第二多晶硅柵的寬度均為1.5微米?5.5微米，高度均為0.4微米?1.2微米。在其中一個實施例中，所述填充氧化層的厚度為1微米?2.5微米，所述柵氧化層的厚度為900埃?1500埃，所述隔離介質氧化層的厚度為2.5微米?3微米。在其中一個實施例中，所述第一導電類型為N型，所述第二導電類型為P型。在其中一個實施例中，所述金屬氧化物半導體場效應管是功率平面型金屬氧化物半導體場效應管。還有必要提供一種金屬氧化物半導體場效應管的制造方法。—種金屬氧化物半導體場效應管的制造方法，包括步驟:提供在表面形成有場氧化層的晶圓，所述場氧化層將晶圓分隔成有源區和終端區域；在晶圓表面形成柵氧化層；在所述柵氧化層上形成多晶硅層；對所述多晶硅層進行刻蝕，于單胞陣列的單原胞中形成相互分離的第一多晶硅柵和第二多晶硅柵；形成部分覆蓋第一和第二多晶硅柵、并將第一和第二多晶硅柵間的間隙填充的填充氧化層；所述填充氧化層、第一和第二多晶硅柵一并作為后續的阱區注入和摻雜區注入的阻擋層；以所述填充氧化層、第一多晶硅柵及第二多晶硅柵為阻擋層，分別注入第二導電類型雜質離子和第一導電類型雜質離子，并進行熱推阱，在所述柵氧化層下方形成第二導電類型的所述阱區，和所述阱區內第一導電類型的所述摻雜區；形成覆蓋所述第一多晶硅柵、第二多晶硅柵及填充氧化層的隔離介質氧化層；所述單原胞的第一多晶硅柵、第二多晶硅柵、柵氧化層、填充氧化層、及隔離介質氧化層組成該單原胞的分裂柵極，所述單原胞在分裂柵極的兩側各設有一所述阱區和一所述摻雜區；所述第一和第二導電類型為相反的導電類型。在其中一個實施例中，所述提供在表面形成有場氧化層的晶圓的步驟中，所述晶圓包括襯底和襯底上的外延層，所述場氧化層和柵氧化層形成于所述外延層表面，所述阱區形成于所述外延層內。在其中一個實施例中，還包括刻蝕所述隔離介質氧化層，形成金屬層的接觸孔的步驟；以及形成覆蓋所述隔離介質氧化層、并通過所述接觸孔與分裂柵極兩側的摻雜區和阱區電性連接的金屬層的步驟。在其中一個實施例中，所述注入第二導電類型雜質離子形成阱區的步驟中，注入劑量為lel5?8el5原子數/cm2。上述金屬氧化物半導體場效應管，柵極結構為中間去除了中與場效應無關且不對開啟起作用的多晶硅條的分裂柵，因此可以降低柵極電荷Qg。在第一多晶硅柵和第二多晶硅柵的間隙形成填充氧化層，增加了源漏電容的間距，能夠降低源漏寄生電容Cds的動態值。【附圖說明】圖1為一實施例中金屬氧化物半導體場效應管的單原胞的結構示意圖；圖2是一實施例中金屬氧化物半導體場效應管的制造方法的流程圖；圖3a?3e是采用圖2所示方法制造的金屬氧化物半導體場效應管在各個制造階段的剖面示意圖。【具體實施方式】為了便于理解本專利技術，下面將參照相關附圖對本專利技術進行更全面的描述。附圖中給出了本專利技術的首選實施例。但是，本專利技術可以以許多不同的形式來實現，并不限于本文所描述的實施例。相反地，提供這些實施例的目的是使對本專利技術的公開內容更加透徹全面。除非另有定義，本文所使用的所有的技術和科學術語與屬于本專利技術的
的技術人員通常理解的含義相同。本文中在本專利技術的說明書中所使用的術語只是為了描述具體的實施例的目的，不是旨在于限制本專利技術。本文所使用的術語“及/或”包括一個或多個相關的所列項目的任意的和所有的組合。本文所使用的半導體領域詞匯為本領域技術人員常用的技術詞匯，例如對于P型和N型雜質，為區分摻雜濃度，簡易的將P+型代表重摻雜濃度的P型，P型代表中摻雜濃度的P型，P-型代表輕摻雜濃度的P型，N+型代表重摻雜濃度的N型，N型代表中摻雜濃度的N型，N-型代表輕摻雜濃度的N型。圖1為一實施例中金屬氧化物半導體場效應管的單原胞的結構示意圖，其為功率平面型金屬氧化物半導體場效應管，包括有源區和有源區四周的終端區域，有源區的主要結構為由多個單原胞組成的單胞陣列。單原胞結構為左右對稱的結構，包括第一導電類型的襯底110、襯底110上的第二導電類型阱區130、阱區130內的第一導電類型摻雜區140以及襯底110上的分裂柵極。分裂柵極包括襯底上的柵氧化層150，柵氧化層150上相互分離的第一多晶硅柵152和第二多晶硅柵154，填充于第一多晶硅柵152和第二多晶硅柵之154間并部分覆蓋第一和第二多晶硅柵、將第一和第二多晶硅柵間的間隙填充的填充氧化層160，以及覆蓋第一多晶硅柵152、第二多晶硅柵154及填充氧化層160的隔離介質氧化層170。分裂柵極從一摻雜區140延伸至相鄰的另一摻雜區140上。在本實施例中，金屬氧化物半導體場效應管為N溝道場效應管，第一導電類型為N型，第二導電類型為P型；在其他實施例中也可以為P溝道效應管，第一、二導電類型分別為P型和N型。圖1中將柵氧化層150起柵氧作用的部分做了涂黑處理。上述金屬氧化物半導體場效應管，柵極結構為中間去除了中與場效應無關且不對開啟起作用的多晶硅條的分裂柵，因此可以降低柵極電荷Qg。在第一多晶硅柵152和第二多晶硅柵154的間隙形成填充氧化層160，增加了源漏電容的間距，能夠降低源漏寄生電容Cds的動態值。在圖1所示實施例中，位于襯底110上的結構是第一導電類型的外延層120。阱區130設于外延層120內，柵氧化層150設于外延層120上。可以理解的，在其他實施例中，外延層120這層物質也可以用其他工藝來形成。金屬氧化物半導體場效本文檔來自技高網...

【技術保護點】
一種金屬氧化物半導體場效應管，包括由多個相同的單原胞組成的單胞陣列，所述單原胞包括第一導電類型的襯底、所述襯底上的第二導電類型阱區、所述阱區內的第一導電類型摻雜區以及所述襯底上的分裂柵極，所述分裂柵極從一第一導電類型摻雜區延伸至相鄰的另一第一導電類型摻雜區上，其特征在于，所述分裂柵極包括襯底上的柵氧化層，所述柵氧化層上相互分離的第一多晶硅柵和第二多晶硅柵，填充于第一多晶硅柵和第二多晶硅柵之間并部分覆蓋第一和第二多晶硅柵、將第一和第二多晶硅柵間的間隙填充的填充氧化層，以及覆蓋所述第一多晶硅柵、第二多晶硅柵及填充氧化層的隔離介質氧化層；所述第一和第二導電類型為相反的導電類型。

【技術特征摘要】

【專利技術屬性】
技術研發人員：張瞾，康劍，任煒強，李杰，
申請(專利權)人：深圳深愛半導體股份有限公司，
類型：發明
國別省市：廣東;44