一種基于FPGA的微波功率測(cè)量裝置制造方法及圖紙

本發(fā)明專利技術(shù)提出了一種基于FPGA的微波功率測(cè)量裝置，包括：FPGA、信號(hào)調(diào)理電路、ADC、串行配置芯片、LCD、按鍵、FLASH和SDRAM；其中，F(xiàn)PGA內(nèi)部包括數(shù)據(jù)處理單元和SOPC系統(tǒng)單元，F(xiàn)PGA片內(nèi)數(shù)據(jù)處理單元包括串并轉(zhuǎn)換單元、去斬波單元和累加平均單元，對(duì)數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換、去斬波、累加平均處理后，存儲(chǔ)到SDRAM中；SOPC系統(tǒng)單元的處理器從SDRAM中讀取ADC數(shù)據(jù)進(jìn)行補(bǔ)償后送至LCD進(jìn)行顯示，同時(shí)實(shí)現(xiàn)按鍵響應(yīng)。本發(fā)明專利技術(shù)采用單片F(xiàn)PGA完成微波功率信號(hào)從采集到顯示的全部控制和數(shù)字信號(hào)處理，滿足目前儀器小型化、低功耗、低成本和穩(wěn)定性的要求。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及測(cè)試
，特別涉及一種微波功率測(cè)量裝置。
技術(shù)介紹
微波功率計(jì)廣泛應(yīng)用于儀器的日常巡檢、維修、現(xiàn)場(chǎng)調(diào)試和測(cè)試。隨著儀器的自動(dòng)化測(cè)試進(jìn)程的發(fā)展，電池供電的手持式微波功率計(jì)需求日益增加。目前手持式功率計(jì)中數(shù)字處理部分在整機(jī)體積和功耗上占比最高。現(xiàn)有的手持式功率計(jì)中數(shù)字處理部分的技術(shù)方案為ARM+DSP方案。DSP芯片負(fù)責(zé)專門的數(shù)字信號(hào)處理，ARM處理器負(fù)責(zé)讀取處理結(jié)果并存儲(chǔ)或顯示。由于DSP芯片的協(xié)同處理，ARM處理器可以實(shí)現(xiàn)系統(tǒng)多功能設(shè)計(jì)，增加儀器通用性。現(xiàn)有方案中，DSP由于其順序的工作方式，使得數(shù)據(jù)處理速度較低，很難滿足實(shí)時(shí)處理的要求，ARM處理器的增加使得電路設(shè)計(jì)變得復(fù)雜，特別是數(shù)據(jù)線需要在ARM、DSP、SDRAM多個(gè)芯片間傳輸，容易造成數(shù)據(jù)線的干擾，使系統(tǒng)不夠穩(wěn)定，同時(shí)也增加了儀器的成本、功耗和體積。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)提出了一種基于FPGA的微波功率測(cè)量裝置，解決現(xiàn)有的ARM+DSP方案數(shù)據(jù)線易被干擾、系統(tǒng)不夠穩(wěn)定、儀器成本高、功耗大和體積大的問(wèn)題。本專利技術(shù)的技術(shù)方案是這樣實(shí)現(xiàn)的:一種基于FPGA的微波功率測(cè)量裝置，包括:FPGA、信號(hào)調(diào)理電路、ADC、串行配置芯片、LCD、按鍵、FLASH 和 SDRAM ；其中，F(xiàn)PGA內(nèi)部包括數(shù)據(jù)處理單元和S0PC系統(tǒng)單元，F(xiàn)PGA片內(nèi)數(shù)據(jù)處理單元包括串并轉(zhuǎn)換單元、去斬波單元和累加平均單元，對(duì)數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換、去斬波、累加平均處理后，存儲(chǔ)到SDRAM中；S0PC系統(tǒng)單元的處理器從SDRAM中讀取ADC數(shù)據(jù)進(jìn)行補(bǔ)償后送至IXD進(jìn)行顯示，同時(shí)實(shí)現(xiàn)按鍵響應(yīng)。可選地，所述S0PC系統(tǒng)單元包括:ADC控制器、處理器、EPCS控制器、IXD控制器、輸入輸出控制器、FLASH控制器和SDRAM控制器。可選地，所述處理器通過(guò)AVALON總線與ADC控制器、EPCS控制器、IXD控制器、輸入輸出控制器、FLASH控制器和SDRAM控制器連接。可選地，所述ADC控制器負(fù)責(zé)與ADC的控制和采樣數(shù)據(jù)的讀取。可選地，所述EPCS控制器負(fù)責(zé)將配置數(shù)據(jù)寫入串行配置芯片或從串行配置芯片中讀取配置數(shù)據(jù)。可選地，所述IXD控制器負(fù)責(zé)測(cè)量數(shù)據(jù)結(jié)果在IXD的顯示。可選地，所述輸入輸出控制器負(fù)責(zé)按鍵響應(yīng)。可選地，所述FLASH控制器和SDRAM控制器負(fù)責(zé)FLASH和SDRAM的讀寫控制。可選地，采用Altera公司的Cyclonelll系列FPGA芯片，還包括:信號(hào)調(diào)理電路、14-bitADC、串行配置芯片、LCD、按鍵、FLASH和SDRAM ;其中，F(xiàn)PGA芯片內(nèi)部包括數(shù)據(jù)處理單元和SOPC系統(tǒng)單元；微波輸入信號(hào)經(jīng)信號(hào)調(diào)理后，采用14位ADC進(jìn)行模數(shù)轉(zhuǎn)換，轉(zhuǎn)換后的串行數(shù)據(jù)進(jìn)入FPGA芯片；FPGA片內(nèi)數(shù)據(jù)處理單元包括串并轉(zhuǎn)換單元、去斬波單元和累加平均單元，對(duì)數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換、去斬波、累加平均處理后，存儲(chǔ)到SDRAM中；N1s II處理器從SDRAM中讀取ADC數(shù)據(jù)進(jìn)行各種補(bǔ)償后送至IXD進(jìn)行顯示，同時(shí)實(shí)現(xiàn)按鍵響應(yīng)；N1s II處理器通過(guò)AVALON總線與ADC控制器、EPCS控制器、LCD控制器、輸入輸出控制器、FLASH控制器和SDRAM控制器連接。可選地，所述ADC控制器負(fù)責(zé)與14位ADC的控制和采樣數(shù)據(jù)的讀取；所述EPCS控制器負(fù)責(zé)將配置數(shù)據(jù)寫入串行配置芯片或從串行配置芯片中讀取配置數(shù)據(jù)；所述IXD控制器負(fù)責(zé)測(cè)量數(shù)據(jù)結(jié)果在IXD的顯示；所述輸入輸出控制器負(fù)責(zé)按鍵響應(yīng)；所述FLASH控制器和SDRAM控制器負(fù)責(zé)FLASH和SDRAM的讀寫控制。本專利技術(shù)的有益效果是:(1)采用單片F(xiàn)PGA完成微波功率信號(hào)從采集到顯示的全部控制和數(shù)字信號(hào)處理，滿足目前儀器小型化、低功耗、低成本和穩(wěn)定性的要求；⑵FPGA數(shù)據(jù)并行處理特點(diǎn)可加快處理速度，提高系統(tǒng)性能。【附圖說(shuō)明】為了更清楚地說(shuō)明本專利技術(shù)實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本專利技術(shù)的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本專利技術(shù)基于FPGA的微波功率測(cè)量裝置的控制框圖。【具體實(shí)施方式】下面將結(jié)合本專利技術(shù)實(shí)施例中的附圖，對(duì)本專利技術(shù)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本專利技術(shù)一部分實(shí)施例，而不是全部的實(shí)施例。基于本專利技術(shù)中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本專利技術(shù)保護(hù)的范圍。目前電池供電的手持式微波功率計(jì)的發(fā)展主要受到體積和功耗的限制，本專利技術(shù)采用單片F(xiàn)PGA完成微波功率信號(hào)從采集到顯示的全部控制和數(shù)字信號(hào)處理，滿足目前儀器小型化、低功耗、低成本和穩(wěn)定性的要求。本專利技術(shù)提出了一種基于FPGA的微波功率測(cè)量裝置，微波輸入信號(hào)經(jīng)信號(hào)調(diào)理(信號(hào)調(diào)理過(guò)程包括信號(hào)檢波、斬波、高增益運(yùn)算放大等)后，采用ADC進(jìn)行模數(shù)轉(zhuǎn)換，轉(zhuǎn)換后的串行數(shù)據(jù)進(jìn)入FPGA。FPGA內(nèi)部包括數(shù)據(jù)處理單元和S0PC系統(tǒng)單元，F(xiàn)PGA片內(nèi)數(shù)據(jù)處理單元包括串并轉(zhuǎn)換單元、去斬波單元和累加平均單元，對(duì)數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換、去斬波、累加平均處理后，存儲(chǔ)到SDRAM中；S0PC系統(tǒng)單元的處理器從SDRAM中讀取ADC數(shù)據(jù)進(jìn)行補(bǔ)償后送至IXD進(jìn)行顯示，同時(shí)實(shí)現(xiàn)按鍵響應(yīng)。S0PC系統(tǒng)單元包括:ADC控制器、處理器、EPCS控制器、IXD控制器、輸入輸出控制器、FLASH控制器和SDRAM控制器。處理器通過(guò)AVALON總線與ADC控制器、EPCS控制器、IXD控制器、輸入輸出控制器、FLASH控制器和SDRAM控制器連接。ADC控制器負(fù)責(zé)與ADC的控制和采樣數(shù)據(jù)的讀取；EPCS控制器負(fù)責(zé)將配置數(shù)據(jù)寫入串行配置芯片或從串行配置芯片中讀取配置數(shù)據(jù)；LCD控制器負(fù)責(zé)測(cè)量數(shù)據(jù)結(jié)果在LCD的顯示；輸入輸出控制器負(fù)責(zé)按鍵響應(yīng)；FL當(dāng)前第1頁(yè)1 2 本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種基于FPGA的微波功率測(cè)量裝置，其特征在于，包括：FPGA、信號(hào)調(diào)理電路、ADC、串行配置芯片、LCD、按鍵、FLASH和SDRAM；其中，F(xiàn)PGA內(nèi)部包括數(shù)據(jù)處理單元和SOPC系統(tǒng)單元，F(xiàn)PGA片內(nèi)數(shù)據(jù)處理單元包括串并轉(zhuǎn)換單元、去斬波單元和累加平均單元，對(duì)數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換、去斬波、累加平均處理后，存儲(chǔ)到SDRAM中；SOPC系統(tǒng)單元的處理器從SDRAM中讀取ADC數(shù)據(jù)進(jìn)行補(bǔ)償后送至LCD進(jìn)行顯示，同時(shí)實(shí)現(xiàn)按鍵響應(yīng)。

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：李強(qiáng)，李金山，
申請(qǐng)(專利權(quán))人：中國(guó)電子科技集團(tuán)公司第四十一研究所，
類型：發(fā)明
國(guó)別省市：山東;37