數據接收芯片制造技術

一種數據接收芯片耦接外部存儲器。外部存儲器具有第一輸入輸出管腳，用以輸出第一數據。數據接收芯片包括比較模塊以及電壓產生模塊。比較模塊耦接第一輸入輸出管腳，用以接收第一數據，并將第一數據與第一參考電壓作比較，用以識別第一數據的值。電壓產生模塊用以產生第一參考電壓，并包括第一電阻以及第二電阻。第二電阻串聯第一電阻。第一及第二電阻對第一操作電壓進行分壓，用以產生第一參考電壓。

【技術實現步驟摘要】

本專利技術涉及一種數據接收芯片，特別是涉及一種可產生參考電壓的數據接收芯片。
技術介紹
存儲器一般可分為只讀存儲器(Read Only Memory: ROM)以及隨機存取存儲器(Random Access Memory:RAM)。常見的只讀存儲器包括，可編程只讀存儲器(ProgrammableR0M:PR0M)、可擦可編程只讀存儲器(Erasable PR0M:EPR0M)、電可擦可編程只讀存儲器(Electrically EPR0M:EEPR0M)以及閃存(Flash memory)。常見的隨機存取存儲器包括，靜態隨機存取存儲器(Static RAM: SRAM)以及動態隨機存取存儲器(Dynamic RAM:DRAM) 0存儲器的存取通常是由一數據接收芯片所進行。然而，當數據接收芯片讀取存儲器時，若使用外部信號，則很容易受到外部噪聲的干擾，因而影響數據的準確性。
技術實現思路
本專利技術提供一種數據接收芯片，其耦接外部存儲器。外部存儲器具有第一輸入輸出管腳，用以輸出第一數據。本專利技術的數據接收芯片包括比較模塊以及電壓產生模塊。比較模塊耦接第一輸入輸出管腳，用以接收第一數據，并將第一數據與第一參考電壓作比較，用以識別第一數據的值。電壓產生模塊用以產生第一參考電壓，并包括第一電阻以及第二電阻。第二電阻串聯第一電阻。第一及第二電阻對第一操作電壓進行分壓，用以產生第一參考電壓。本專利技術提供的數據接收芯片所產生的參考電壓能夠跟蹤接收信號的電壓變化，從而降低誤碼率，并且在不同的應用中能夠減少管腳的數量。為讓本專利技術的特征和優點能更明顯易懂，下文特舉出較佳實施例，并配合所附圖式，作詳細說明如下:【附圖說明】圖1A和1B為本專利技術的控制系統的示意圖；圖2A?2D、3A?3D為本專利技術的電壓產生模塊的實施例；圖4為圖3C所示的電壓產生模塊的操作流程圖；圖5為本專利技術的數據接收芯片的示意圖。【具體實施方式】圖1A為本專利技術的控制系統的示意圖。控制系統100A包括外部存儲器110以及數據接收芯片120A。外部存儲器110可以是易失性存儲器或是非易失性存儲器。在一個實施例中，夕卜部存儲器110是動態隨機存取存儲器(Dynamic Random Access Memory，DRAM)，但并非用以限制本專利技術。如圖所示，外部存儲器110具有輸入輸出管腳100?107，但并非用以限制本專利技術。在其它實施例中，外部存儲器110具有其它數量的輸入輸出管腳。輸入輸出管腳100?107分別傳送數據DQ〈0>?DQ〈7>。數據接收芯片120A耦接外部存儲器110，并根據操作電壓VPP以及VSS而操作。在一個實施例中，數據接收芯片120A為存儲器控制器(memory controller)。在本實施例中，數據接收芯片120A包括比較模塊121A以及電壓產生模塊122。比較模塊121包括比較器CMA0?CMA7，但并非用以限制本專利技術。在其它實施例中，比較模塊121具有其它數量的比較器。比較器CMA0?CMA7分別耦接輸入輸出管腳100?107，用以接收數據DQ〈0>?DQ〈7>，比較模塊121與操作電壓VPP相耦合，數據DQ〈0>?DQ〈7>經過操作電壓VPP的處理，并將數據DQ〈0>?DQ〈7>與參考電壓VREF作比較，用以識別數據DQ〈0>?DQ〈7>的值。舉例而言，當數據DQ〈0>大于參考電壓VREF，表示數據DQ〈0>為1;相反地，當數據DQ〈0>小于參考電壓VREF，表示數據DQ〈0>為0。在本實施例中，比較器CMA0?CMA7是接收同一參考電壓VREF，但并非用以限制本專利技術。在其它實施例中，比較器CMA0?CMA7中至少有一個比較器所接收的參考電壓的電位不同于比較器CMA0?CMA7中的另一個。為了補償比較模塊121A與輸入輸出管腳100?107之間的傳輸線的等效阻抗，在本實施例中，數據接收芯片120A具有多個終端電阻。每一終端電阻耦接一個比較器，并接收操作電壓VPP。為方便說明，圖1A僅顯示單一終端電阻Rodt。終端電阻Rodt耦接比較器CMA0的第一輸入端，其中比較器CMA0的第一輸入端接收數據DQ〈0>。在其它實施例中，為了節省成本，可省略終端電阻。電壓產生模塊122接收操作電壓VPP與VSS，并根據操作電壓VPP與VSS產生參考電壓VREF。由于電壓產生模塊122整合在數據接收芯片120A中，故不會將外部噪聲引入數據接收芯片120A。再者，數據接收芯片120A不需利用額外的接收管腳，去接收參考電壓VREF，故減少數據接收芯片120A的尺寸和管腳。在本實施例中，比較器CMA0?CMA7接收同一電壓產生模塊如122所產生的參考電壓VREF，但并非用以限制本專利技術。圖1B為本專利技術的控制系統的另一示意圖。圖1B與圖1A相似，不同之處在于，圖1B中的數據接收芯片120B具有電壓產生模塊130?137。電壓產生模塊130?137分別產生參考電壓VREF0?VREF7。比較器CMB0?CMB7分別接收參考電壓VREF0?VREF7o本專利技術并不限定電壓產生模塊的數量。在其它實施例中，數據接收芯片120B可以具有其它數量的電壓產生模塊。在一個實施例中，電壓產生模塊的數量等于比較器的數量。在另一個實施例中，電壓產生模塊的數量少于比較器的數量。在此實施例中，電壓產生模塊可以向參考電壓提供多個比較器。在一些實施例中，參考電壓VREF0?VREF7中至少一個與另一者不同。在此實施例中，兩不同的參考電壓僅具有些微的電位差異，如0.5mV。上述實施例所產生的參考電壓是在芯片內部，并且其與芯片內部的VPP高度同步。而比較模塊也通過VPP對接收信號進行處理。從而，上述實施例所產生的參考電壓能夠很好地追蹤接收信號的變化，從而使接收信號與參考電壓的差保持恒定，能夠更好地判斷接收信號的值，降低誤碼率。圖2A?2D為本專利技術的電壓產生模塊的實施例。在圖2A中，電壓產生模塊200A包括電阻R1與R2。電阻R1串聯電阻R2。電阻R1與R2對操作電壓VPP進行分壓，用以產生參考電壓VREF。在圖2B中，電壓產生模塊200B包括電阻R1?R2以及電容C0。電阻R1與R2串聯于操作電壓VPP與VSS之間。電容C0用以濾除操作電壓VPP的噪聲。在本實施例中，電容C0并聯電阻R2，用以濾除高頻噪聲。在圖2C中，電壓產生模塊200C包括電容C1與電阻R1?R2。電阻R1與R2串聯于操作電壓VPP與VSS之間。電容C1用以濾除操作電壓VSS的噪聲。在本實施例中，電容C1并聯電阻R1，用以濾除高頻噪聲。在圖2D中，電壓產生模塊200D包括電容C2?C3與電阻R1?R2。電阻R1與R2串聯于操作電壓VPP與VSS之間，用以產生參考電壓VREF。電容C2?C3令參考電壓VREF跟蹤(tracking)操作電壓VPP的噪聲。具體地說，參考VREF具有直流分量和交流分量。其中直流分量通過電阻R1與R2對操作電壓VPP進行分壓后獲得。交流分量只有在電路的噪聲頻率較高的時候存在，當電路噪聲頻率較低時，交流分量為零。在電路噪聲頻率較高時，該交流分量由電容C2?C3對操作電壓VPP進行分壓后獲得。所以在此實施例中本文檔來自技高網...

【技術保護點】
一種數據接收芯片，與外部存儲器相耦合，其特征在于，該外部存儲器具有第一輸入輸出管腳，用以輸出第一數據，該數據接收芯片包括：比較模塊，耦接該第一輸入輸出管腳，用以接收該第一數據，并將該第一數據與第一參考電壓做比較，用以識別該第一數據的值，所述比較模塊與第一操作電壓進行耦合；以及電壓產生模塊，用以產生該第一參考電壓，并包括：第一電阻；以及第二電阻，串聯該第一電阻，其中該第一電阻及該第二電阻對該第一操作電壓進行分壓，用以產生該第一參考電壓。

【技術特征摘要】

【專利技術屬性】
技術研發人員：孫宏全，徐明祿，夏佳佳，
申請(專利權)人：上海兆芯集成電路有限公司，
類型：發明
國別省市：上海;31