一種集電極編碼器解碼電路制造技術

本實用新型專利技術公開了一種集電極編碼器解碼電路，包括濾波電路、同步電路、隔離電路、數據處理電路和雙上升沿D觸發器芯片電路，差分信號A+、A-、B+、B-、Z+、Z-從濾波電路輸入，之后將濾波后的差分信號輸入同步電路后得到同步信號A-OUT、B-OUT和Z-OUT，實現同步后的信號由隔離電路進行隔離，并且得到的耦合信號A_DIR、B_DIR和QEPZ，再將耦合信號A_DIR、B_DIR輸入數據處理電路得到參考基準信號A_XOR和B_XOR，最后將所得的A_XOR和B_XOR信號作為參考基準信號與耦合信號A_DIR和B_DIR輸入雙上升沿D觸發器芯片電路，實現信號A_DIR、B_DIR分別與其進行基準性校驗。本實用新型專利技術能夠使信號總體上實現了衰減最小，抗干擾最佳，確保了信號的準確性。

【技術實現步驟摘要】

本技術涉及編碼器的
，特別是集電極編碼器解碼電路的

技術介紹
編碼器能夠將信號或數據進行編制、轉換為可用以通訊、傳輸和存儲，而實現其功能的電路結構要有相應的的要求，一般的編碼器解碼電路在傳輸解碼信號時，總會受到各種繁雜的信號干擾，而且在傳輸過程中容易衰減失真。
技術實現思路
本技術的目的就是解決現有技術中的問題，提出一種集電極編碼器解碼電路，能夠使信號總體上實現了衰減最小，抗干擾最佳，確保了信號的準確性。為實現上述目的，本技術提出了一種集電極編碼器解碼電路，包括濾波電路、同步電路、隔離電路、數據處理電路和雙上升沿D觸發器芯片電路，差分信號A+、A-、B+、B-、Z+、Z-從濾波電路輸入，之后將濾波后的差分信號輸入同步電路后得到同步信號A-OUT、B-OUT和Z-OUT，實現同步后的信號由隔離電路進行隔離，并且得到的耦合信號A_DIR、B_DIR和QEPZ，再將耦合信號A_DIR、B_DIR輸入數據處理電路得到參考基準信號A_XOR和B_XOR，最后將所得的A_XOR和B_XOR信號作為參考基準信號與耦合信號A_DIR和B_DIR輸入雙上升沿D觸發器芯片電路，實現信號A_DIR、B_DIR分別與其進行基準性校驗。作為優選，所述濾波電路主要由電阻，發光二極管，雙ESD保護二極管以及電容組成，其中A+、A-、B+、B-、Z+、Z-信號分別作為差分信號A、B和Z的正輸入和負輸入，并且經由電容來實現對差分信號進行濾波處理得到信號A+IN、A-IN、B+IN、B-IN、Z+IN、Z-IN。作為優選，所述同步電路主要由電容、電感、電阻、發光二極管、四輸入差分線路接收器芯片DS26C32A以及芯片LM393構成，將先前濾波電路后得到的差分信號，輸入到差分線路接收器芯片DS26C32A，經過DS26C32A的運算處理后得到基于共同COM的數據信號A-OUT、B-OUT和Z-OUT，從而實現了數據信號的同步。作為優選，所述隔離電路主要由電容、電阻、電感以及數據隔離器芯片ISO724DC構成，將同步信號A-OUT、B-OUT和Z-OUT輸入到數據隔離器ISO724DC，再通過數據隔離器實現數據信號的隔離，得到耦合信號A_DIR、B_DIR和QEPZ。作為優選，所述數據處理電路主要由電阻、電容以及芯片74HC86D構成，選擇由數據隔離電路輸出的兩路信號A_DIR和B_DIR，分別經由74HC86D運算處理，并且輸出的信號A_XOR和B_XOR作為下一級電路的參考基準信號。作為優選，所述雙上升沿D觸發器芯片電路主要由電容和雙上升沿D觸發器芯片組成，將芯片74HC86D輸出的信號A_XOR和信號B_XOR作為參考基準時鐘信號輸入雙上升沿D觸發器，通過將數據隔離電路輸出的A_DIR信號、B_DIR信號與參考基準時鐘信號進行比較運算，最終輸出相應的信號NEG_A和信號NEG_B。本技術的有益效果：本技術通過將差分信號A+、A-、B+、B-、Z+、Z-從濾波電路輸入，之后將濾波后的差分信號輸入同步電路后得到同步信號A-OUT、B-OUT和Z-OUT，實現同步后的信號由隔離電路進行隔離，并且得到的耦合信號A_DIR、B_DIR和QEPZ，再將耦合信號A_DIR、B_DIR輸入數據處理電路得到參考基準信號A_XOR和B_XOR，最后將所得的A_XOR和B_XOR信號作為參考基準信號與耦合信號A_DIR和B_DIR輸入雙上升沿D觸發器芯片電路，實現信號A_DIR、B_DIR分別與其進行基準性校驗，能夠使信號總體上實現了衰減最小，抗干擾最佳，確保了信號的準確性。本技術的特征及優點將通過實施例結合附圖進行詳細說明。【附圖說明】圖1是本技術一種集電極編碼器解碼電路的濾波電路結構圖；圖2是本技術一種集電極編碼器解碼電路的同步電路結構圖；圖3是本技術一種集電極編碼器解碼電路的隔離電路結構圖；圖4是本技術一種集電極編碼器解碼電路的數據處理電路結構圖；圖5是本技術一種集電極編碼器解碼電路的雙上升沿D觸發器芯片電路結構圖。【具體實施方式】參閱圖1、圖2、圖3和圖4，本技術一種集電極編碼器解碼電路，包括濾波電路、同步電路、隔離電路、數據處理電路和雙上升沿D觸發器芯片電路，差分信號A+、A-、B+、B-、Z+、Z-從濾波電路輸入，之后將濾波后的差分信號輸入同步電路后得到同步信號A-OUT、B-OUT和Z-OUT，實現同步后的信號由隔離電路進行隔離，并且得到的耦合信號A_DIR、B_DIR和QEPZ，再將耦合信號A_DIR、B_DIR輸入數據處理電路得到參考基準信號A_XOR和B_XOR，最后將所得的A_XOR和B_XOR信號作為參考基準信號與耦合信號A_DIR和B_DIR輸入雙上升沿D觸發器芯片電路，實現信號A_DIR、B_DIR分別與其進行基準性校驗；所述濾波電路主要由電阻，發光二極管，雙ESD保護二極管以及電容組成，其中A+、A-、B+、B-、Z+、Z-信號分別作為差分信號A、B和Z的正輸入和負輸入，并且經由電容來實現對差分信號進行濾波處理得到信號A+IN、A-IN、B+IN、B-IN、Z+IN、Z-IN；所述同步電路主要由電容、電感、電阻、發光二極管、四輸入差分線路接收器芯片DS26C32A以及芯片LM393構成，將先前濾波電路后得到的差分信號，輸入到差分線路接收器芯片DS26C32A，經過DS26C32A的運算處理后得到基于共同COM的數據信號A-OUT、B-OUT和Z-OUT，從而實現了數據信號的同步；所述隔離電路主要由電容、電阻、電感以及數據隔離器芯片ISO724DC構成，將同步信號A-OUT、B-OUT和Z-OUT輸入到數據隔離器ISO724DC，再通過數據隔離器實現數據信號的隔離，得到耦合信號A_DIR、B_DIR和QEPZ；所述數據處理電路主要由電阻、電容以及芯片74HC86D構成，選擇由數據隔離電路輸出的兩路信號A_DIR和B_DIR，分別經由74HC86D運算處理，并且輸出的信號A_XOR和B_XOR作為下一級電路的參考基準信號；所述雙上升沿D觸發器芯片電路主要由電容和雙上升沿D觸發器芯片組成，將芯片74HC86D輸出的信號A_XOR和信號B_XOR作為參考基準時鐘信號輸入雙上升沿D觸發器，通過將數據隔離電路輸出的A_DIR信號、B_DIR信號與參考基準時鐘信號進行比較運算，最終<本文檔來自技高網...

【技術保護點】
一種集電極編碼器解碼電路，其特征在于：包括濾波電路、同步電路、隔離電路、數據處理電路和雙上升沿D觸發器芯片電路，差分信號A+、A?、B+、B?、Z+、Z?從濾波電路輸入，之后將濾波后的差分信號輸入同步電路后得到同步信號A?OUT、B?OUT和Z?OUT，實現同步后的信號由隔離電路進行隔離，并且得到的耦合信號A_DIR、B_DIR和QEPZ，再將耦合信號A_DIR、B_DIR輸入數據處理電路得到參考基準信號A_XOR和B_XOR，最后將所得的A_XOR和B_XOR信號作為參考基準信號與耦合信號A_DIR和B_DIR輸入雙上升沿D觸發器芯片電路，實現信號A_DIR、B_DIR分別與其進行基準性校驗。

【技術特征摘要】
1.一種集電極編碼器解碼電路，其特征在于：包括濾波電路、同步電路、隔離
電路、數據處理電路和雙上升沿D觸發器芯片電路，差分信號A+、A-、B+、
B-、Z+、Z-從濾波電路輸入，之后將濾波后的差分信號輸入同步電路后得到
同步信號A-OUT、B-OUT和Z-OUT，實現同步后的信號由隔離電路進行隔
離，并且得到的耦合信號A_DIR、B_DIR和QEPZ，再將耦合信號A_DIR、
B_DIR輸入數據處理電路得到參考基準信號A_XOR和B_XOR，最后將所得
的A_XOR和B_XOR信號作為參考基準信號與耦合信號A_DIR和B_DIR輸
入雙上升沿D觸發器芯片電路，實現信號A_DIR、B_DIR分別與其進行基準
性校驗。
2.如權利要求1所述的一種集電極編碼器解碼電路，其特征在于：所述濾波電
路主要由電阻，發光二極管，雙ESD保護二極管以及電容組成，其中A+、
A-、B+、B-、Z+、Z-信號分別作為差分信號A、B和Z的正輸入和負輸入，
并且經由電容來實現對差分信號進行濾波處理得到信號A+IN、A-IN、B+IN、
B-IN、Z+IN、Z-IN。
3.如權利要求1所述的一種集電極編碼器解碼電路，其特征在于：所述同步電
路主要由電容、電感、電阻、發光二極管、四輸入差分線路接收器芯片
DS26C32A以及芯片LM393構成，將先前濾波電路后得...

【專利技術屬性】
技術研發人員：肖海樂，沈明珠，宋華波，
申請(專利權)人：浙江佳樂科儀股份有限公司，
類型：新型
國別省市：浙江;33