MOSFET封裝結構及其晶圓級制作方法技術

本發明專利技術公開了一種MOSFET封裝結構及其晶圓級制作方法，該封裝結構包括芯片，該芯片具有源極、柵極、漏極區及重摻雜區，源極和柵極分別電性連接芯片上表面的第一導電體和第二導電體，漏極區內形成有延伸到重摻雜區的至少一孔或槽，孔或槽內壁上鋪有金屬層，金屬層連接芯片上表面的第三導電體，作為漏極。這樣，可將垂直結構的MOSFET下表面重摻雜區的電流引至MOSFET的上表面，實現了源極、柵極、漏極在同一側面，以便進行晶圓級封裝，且槽內大面積金屬層保證了芯片良好的散熱效果；槽內的金屬層與連接源極、柵極的焊盤或者金屬線路層可同時形成，避免將晶圓背面金屬化，簡化了工藝步驟，降低封裝成本。

【技術實現步驟摘要】

本專利技術屬于半導體封裝
，特別是涉及一種MOSFET封裝結構及其晶圓級制作方法。
技術介紹
MOSFET(金屬氧化物半導體場效應管)是利用電場效應來控制半導體的場效應晶體管。由于MOSFET具有可實現低功耗電壓控制的特性，近年來受到越來越多的關注。柵極與漏極、源極之間是絕緣的，漏極與源極之間有兩個PN結，一般情況下，襯底與源極在內部連接在一起。通過柵極電壓控制MOSFET的導通與截止。MOSFET性能特別是電流承載能力的優劣很大程度上取決于散熱性能，散熱性能的好壞又主要取決于封裝形式。然而傳統MOSFET封裝主要是T0、S0T、S0P、QFN、QFP等形式，這類封裝都是將芯片包裹在塑封體內，無法將芯片工作時產生的熱量及時導走或散去，制約了MOSFET性能提升。而且塑封本身增加了器件尺寸，不符合半導體向輕、薄、短、小方向發展的要求。就封裝工藝而言，這類封裝都是基于單顆芯片進行，存在生產效率低、封裝成本高的問題。WLCSP即晶圓級芯片尺寸封裝(Wafer Level Chip Scale Package)，不同于傳統的芯片封裝方式(先切割再封裝，而封裝后至少增加原芯片20%的體積)，是一種新型封裝技術。WLCSP是先在整片晶圓上進行封裝和測試，然后再切割成單顆芯片，封裝后芯片的尺寸完全等同于芯片尺寸，而且是基于整個晶圓進行的批量封裝。現有垂直型MOSFET芯片封裝結構，源極(Source)和柵極(Gate)位于芯片正面，需要在芯片背面或者內部設置金屬層作為芯片的漏極(Drain )。參見專利文獻:21^201110033784.4及專利文獻:21^01210087086.7，公開一種圓片級芯片尺寸封裝，將芯片的源極和柵極電性引出到芯片正面，且在芯片背面金屬化，之后，還需要通過硅通孔(TSV)技術從芯片正面露出芯片背面金屬，并通過在硅通孔內填金屬，將設置的金屬層漏極引到芯片正面，與源極和柵極形成同側分布。該封裝方案背金工藝復雜，且使用硅通孔(TSV)技術成本高。
技術實現思路
為了解決上述技術問題，本專利技術提供一種MOSFET封裝結構及其晶圓級制作方法，具體為一種正面凹槽式MOSFET晶圓級芯片尺寸封裝結構及具有高效和低成本封裝的制造方法。本專利技術的技術方案是這樣實現的:—種MOSFET封裝結構，包括一芯片，該芯片具有靠近其上表面的源極、柵極和漏極區，所述柵極與所述源極、所述漏極區之間絕緣隔離，該芯片具有靠近其下表面的重摻雜區；所述漏極區內形成有至少一個孔或槽，所述孔或槽的底部自芯片上表面向下表面延伸至所述重摻雜區，所述孔或槽內鋪設有金屬層，所述金屬層與所述芯片之間形成歐姆接觸，所述源極的電性引出至所述芯片上表面形成的第一導電體，所述柵極的電性引出至所述芯片上表面形成的第二導電體，所述孔或槽內金屬層的電性引出至所述芯片上表面形成的第三導電體。進一步的，所述孔或槽為直孔或直槽，或者為至少一側壁有一定的傾斜角度的斜孔或斜槽。進一步的，所述孔或槽的底部深入到所述重摻雜區至少I微米。進一步的，所述金屬層與所述重摻雜區接觸的總面積不小于所述芯片上表面面積的 20 %。進一步的，所述孔或槽上鋪設的金屬層為單層金屬結構或多層金屬結構，金屬材質為鈦、鋁、鎢、鈀、銅、鎳、金中的一種。進一步的，所述金屬層完全填滿所述孔或槽，或者不完全填滿所述孔或槽。進一步的，所述芯片上表面布有金屬線路層，所述源極與所述第一導電體之間、所述柵極與所述第二導電體之間、所述孔或槽內金屬層與所述第三導電體之間通過所述金屬線路層連接。進一步的，所述金屬線路層上鋪設有防焊層，所述防焊層上對應所述第一導電體、所述第二導電體及所述第三導電體的位置形成開口，所述第一導電體、所述第二導電體及所述第三導電體透過其對應的開口電連接所述金屬線路層。進一步的，所述金屬線路層與所述芯片上表面之間鋪設有露出所述源極、所述柵極及所述金屬層的鈍化層。進一步的，所述第一導電體、所述第二導電體及所述第三導電體各自數量大于等于I，各導電體是焊球，或者導電膠。一種MOSFET封裝結構的晶圓級制作方法，包括以下步驟:a.提供一具有若干芯片的晶圓，每個芯片靠近其上表面分布有源極、柵極及漏極區，靠近其下表面位置處具有重摻雜區；b.在芯片上表面鋪設一鈍化層，在芯片上表面形成暴露源極、柵極、漏極區的開P;c.通過硅刻蝕，在漏極區形成延伸到重摻雜區的孔或槽；d.在芯片表面、孔或槽內沉積金屬，然后熱處理，形成金屬層，金屬層在孔或槽內與重參雜區之間形成歐姆接觸；e.在所述源極、柵極、漏極區上制作焊盤，并在所述焊盤上形成導電體；f.切割晶圓，形成單顆MOSFET封裝結構。進一步的，所述鈍化層是無機物或有機聚合物。進一步的，步驟d后，進一步在晶圓上，包括孔或槽內沉積鈦/銅種子層，然后電鍍銅，形成金屬線路層，該金屬線路層完全填充或不完全填滿孔或槽。本專利技術的有益效果是:(I)本專利技術通過在晶圓正面硅刻蝕工藝形成正面孔或槽，并通過濺射、電鍍等方式在孔或槽壁上形成金屬層，形成的金屬層與孔或槽內的晶圓襯底重參雜區直接接觸形成歐姆接觸，并將孔或槽內的金屬層通過正面布線、布球的方式引出，作為MOSFET芯片的漏電極，實現了源極、柵極、漏極的同側分布，避免了將晶圓背面金屬化及將背金通過復雜工藝引至晶圓正面的復雜工藝。(2)相比傳統MOSFET封裝，本專利技術提出的封裝方法是基于整個晶圓進行的，是一種晶圓級芯片尺寸級封裝，且槽內的金屬層與連接源極、柵極的焊盤或者金屬線路層可同時形成，具有高生產效率、低封裝成本的優點。【附圖說明】圖1為本專利技術中在漏極區位置形成延伸到重摻雜區的孔或槽，且孔或槽內壁鋪金屬層的剖面示意圖；圖2為本專利技術孔或槽不完全填充時的MOSFET封裝結構的剖面示意圖；圖3為本專利技術孔或槽完全填充時的MOSFET封裝結構的剖面示意圖；圖4為本專利技術中帶槽的MOSFET封裝結構的俯視示意圖；圖5為本專利技術中帶孔的MOSFET封裝結構的俯視示意圖。結合附圖做以下說明100-芯片，101-源極，102-柵極，103-重摻雜區，A-漏極區，201-孔或槽，300-保護層，400-鈍化層，500-金屬線路層，501-金屬層，601-第一導電結構，602-第二導電結構，603-第三導電結構，700-防焊層。【具體實施方式】為使本專利技術能夠更加易懂，下面結合附圖對本專利技術的【具體實施方式】做詳細的說明。為方便說明，實施例附圖的結構中各組成部分未按正常比例縮放，故不代表實施例中各結構的實際相對大小。如圖2、圖3、圖4和圖5所示，一種MOSFET封裝結構，包括一芯片100，該芯片具有靠近其上表面的源極101、柵極102和漏極區A，所述柵極與所述源極、所述漏極區之間絕緣隔離，該芯片具有靠近其下表面的重摻雜區103;所述漏極區內形成有至少一個孔或槽201，所述孔或槽的底部自芯片上表面向下表面延伸至少所述重摻雜區，所述孔或槽內鋪設有金屬層501，所述金屬層與所述芯片之間形成歐姆接觸，所述源極的電性引出至所述芯片上表面形成的第一導電體601，所述柵極的電性引出至所述芯片上表面形成的第二導電體(602)，所述金屬層的電性引出至所述芯片上表面形成的第三導電體603。本專利技術MOSFET封裝結構中，柵極控制源極區域向重摻雜區或漏極的電流通本文檔來自技高網...

【技術保護點】
一種MOSFET封裝結構，其特征在于，包括一芯片(100)，該芯片具有靠近其上表面的源極(101)、柵極(102)和漏極區(A)，所述柵極與所述源極、所述漏極區之間絕緣隔離，該芯片具有靠近其下表面的重摻雜區(103)；所述漏極區內形成有至少一個孔或槽(201)，所述孔或槽的底部自芯片上表面向下表面延伸至所述重摻雜區，所述孔或槽內鋪設有金屬層(501)，所述金屬層與所述芯片之間形成歐姆接觸，所述源極的電性引出至所述芯片上表面形成的第一導電體(601)，所述柵極的電性引出至所述芯片上表面形成的第二導電體(602)，所述孔或槽內金屬層的電性引出至所述芯片上表面形成的第三導電體(603)。

【技術特征摘要】

【專利技術屬性】
技術研發人員：于大全，耿增華，翟玲玲，崔磊，沈歆煜，
申請(專利權)人：華天科技昆山電子有限公司，磊曜微電子上海股份有限公司，
類型：發明
國別省市：江蘇;32