本發(fā)明專利技術(shù)公開了一種具輸出緩沖器的集成電路及控制輸出緩沖器的方法。該集成電路包括輸出緩沖器以及控制電路。輸出緩沖器具有訊號輸入、訊號輸出以及一控制輸入組。輸出緩沖器具有輸出緩沖延遲以及響應(yīng)施加至控制輸入組的控制訊號的可調(diào)驅(qū)動強度。或者，輸出緩沖延遲為可變的。控制電路連接至輸出緩沖器的控制輸入組。控制電路利用第一及第二時間訊號以產(chǎn)生控制訊號，并且可包括第一延遲電路以及第二延遲電路，第一延遲電路產(chǎn)生具有第一延遲的第一頻率訊號，第二延遲電路產(chǎn)生具有關(guān)聯(lián)于輸出緩沖延遲的第二延遲的第二頻率訊號。
【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)是有關(guān)于數(shù)字電路，且特別是有關(guān)于數(shù)字電路的輸出緩沖器，尤其是。
技術(shù)介紹
集成電路中的輸出緩沖器可以用來在低電流電平接收內(nèi)部數(shù)據(jù)，并且在較高電流電平將其呈現(xiàn)至外部負(fù)載。輸出緩沖器的輸出時間會隨工藝電壓溫度(Process corners,Voltages, and Temperatures, PVT)變化。因PVT條件而導(dǎo)致的輸出時間變化會減少數(shù)據(jù)有效窗(data valid window)。當(dāng)操作速度越高,減少的數(shù)據(jù)有效窗越有可能影響性能甚至是集成電路的可靠度。一種已知的輸出緩沖器被描述在美國專利號8，643，404名為「輸出緩沖驅(qū)動強度的自我校準(zhǔn)(Self-Calibrat1n of Output Buffer Driving Strength)」的文件中。在此‘404專利文件中，輸出驅(qū)動強度反復(fù)地改變，任何反復(fù)改變的結(jié)果會產(chǎn)生「較強」或「較弱」的驅(qū)動強度。若初始驅(qū)動強度很遠(yuǎn)，則接近理想驅(qū)動強度可能需要多次迭代。因此有需要提供一種本質(zhì)上對PVT條件不敏感的輸出緩沖器，以針對集成電路的高速操作提供可靠的性能，并對于一致的輸出緩沖時間延遲有良好的結(jié)果，以較少次的迭代方法以達到理想的輸出緩沖時間延遲。
技術(shù)實現(xiàn)思路
本專利技術(shù)的一方面是一包括輸出緩沖器、多個序列電路以及控制電路的集成電路。輸出緩沖器具有輸出緩沖延遲、訊號輸入以及訊號輸出，輸出緩沖器具有可變數(shù)量的多個輸出驅(qū)動器，這些輸出驅(qū)動器響應(yīng)于輸出驅(qū)動器控制訊號而開啟。多個序列電路接收第一時間訊號及第二時間訊號作為輸入，第一時間訊號及第二時間訊號的相對時間決定這些輸出驅(qū)動器的可變數(shù)量。在一實施例中，第一時間訊號產(chǎn)生自第一延遲電路。在一實施例中，第二時間訊號產(chǎn)生具有關(guān)聯(lián)于該輸出緩沖延遲的第二延遲。輸出驅(qū)動器的可變數(shù)量取決于傳遞第二時間訊號直到接收第一時間訊號的序列電路的數(shù)量。控制電路執(zhí)行活動:(1)利用第一延遲電路以產(chǎn)生具有第一延遲的第一時間訊號，(2)利用第二延遲電路以產(chǎn)生具有關(guān)聯(lián)于輸出緩沖延遲的第二延遲的第二時間訊號，(3)利用這些序列電路產(chǎn)生這些輸出驅(qū)動器控制訊號，以及(4)響應(yīng)于輸出驅(qū)動器控制訊號使可變數(shù)量的這些輸出驅(qū)動器開啟。本專利技術(shù)的另一方面是一包括輸出緩沖器、多個序列電路、多個延遲電路以及控制電路的集成電路。輸出緩沖器具有輸出緩沖延遲、訊號輸入以及訊號輸出，以及接收輸出驅(qū)動器控制訊號的控制訊號輸入。這些序列電路接收第一時間訊號及第二時間訊號作為輸入，第一時間訊號產(chǎn)生自第一延遲電路，第二時間訊號產(chǎn)生具有第二延遲，第二延遲關(guān)聯(lián)于輸出緩沖延遲。這些延遲電路產(chǎn)生決定輸出緩沖延遲的可變延遲，可變延遲取決于傳遞第二時間訊號直到接收第一時間訊號的這些序列電路的數(shù)量。控制電路執(zhí)行活動:(1)利用第一延遲電路以產(chǎn)生具有第一延遲的第一時間訊號，(2)利用第二延遲電路以產(chǎn)生具有關(guān)聯(lián)于輸出緩沖延遲的第二延遲的第二時間訊號，(3)利用這些序列電路產(chǎn)生輸出驅(qū)動器控制訊號，以及(4)使輸出驅(qū)動器控制訊號歷經(jīng)可變延遲以到達輸出緩沖器。本專利技術(shù)的另一方面是用以控制輸出緩沖器的方法，其中輸出緩沖器具有輸出緩沖延遲。該方法包括:產(chǎn)生具有第一延遲的第一時間訊號；產(chǎn)生具有關(guān)聯(lián)于輸出緩沖延遲的第二延遲的第二時間訊號；以及響應(yīng)于當(dāng)?shù)谝粫r間訊號被多個序列電路接受時被第一時間訊號傳輸?shù)倪@些序列電路的序列電路的數(shù)量，調(diào)整在輸出緩沖器中多個輸出驅(qū)動器中開啟的輸出驅(qū)動器的可變數(shù)量。本專利技術(shù)的另一方面是用以控制輸出緩沖器的方法，其中該出緩沖器具有輸出緩沖延遲。該方法包括:產(chǎn)生具有第一延遲的第一時間訊號；產(chǎn)生具有關(guān)聯(lián)于該輸出緩沖延遲的第二延遲的第二時間訊號；響應(yīng)于當(dāng)?shù)谝粫r間訊號被多個序列電路接受時被第一時間訊號傳輸?shù)倪@些序列電路的序列電路的數(shù)量，調(diào)整多個延遲電路的可變延遲；以及使輸出驅(qū)動器控制訊號歷經(jīng)可變延遲以到達輸出緩沖器。在本專利技術(shù)的不同實施例，多個延遲電路中的延遲電路包括串聯(lián)的反相器。在本專利技術(shù)的不同實施例，輸出緩沖延遲取決于多個延遲電路所產(chǎn)生的可變延遲。在本專利技術(shù)的不同實施例，多個序列電路中的序列電路包括正反器以及組合邏輯。在本專利技術(shù)的不同實施例，第一延遲電路響應(yīng)參考訊號以產(chǎn)生具有第一延遲的第一時間訊號，第一延遲實質(zhì)上對工藝、電壓以及溫度(Process, Voltage and Temperature,PVT)條件至少其中之一不敏感。第二延遲電路在其輸入上響應(yīng)參考訊號以在其輸出上產(chǎn)生具有第二延遲的該第二時間訊號，第二延遲關(guān)聯(lián)于源自PVT條件至少其中之一對輸出緩沖延遲的改變。在本專利技術(shù)的不同實施例，多個輸出驅(qū)動器為并聯(lián)，輸出緩沖延遲通過這些輸出驅(qū)動器的可變數(shù)量是變多或變少而被縮短或延長。在本專利技術(shù)的不同實施例，輸出驅(qū)動器被分成多個輸出驅(qū)動器群組，序列電路中相同的序列電路驅(qū)動器控制這些輸出驅(qū)動器群組里相同群組中不同的輸出驅(qū)動器。在本專利技術(shù)的又一實施例，序列電路被分成多個序列電路群組，這些序列電路群組的相同群組中不同的序列電路控制這些輸出驅(qū)動器群組的相同群組。在本專利技術(shù)的不同實施例，序列電路被分成多個序列電路群組，這些序列電路群組里相同群組中的不同序列電路控制這些輸出驅(qū)動器群組中相同的輸出驅(qū)動器。在本專利技術(shù)的不同實施例，序列電路被分成多個序列電路群組，這些延遲電路響應(yīng)這些序列電路群組里相同群組中不同的序列電路產(chǎn)生相同延遲。在本專利技術(shù)的不同實施例，序列電路被分成多個序列電路群組，可變延遲為相同值，相同值通過輸出驅(qū)動訊號而產(chǎn)生，輸出驅(qū)動訊號產(chǎn)生自這些序列電路群組里相同群組中不同的序列電路。為了對本專利技術(shù)的上述及其他方面有更佳的了解，下文特舉較佳實施例，并配合所附圖式，作詳細(xì)說明如下:【附圖說明】圖1A為輸出緩沖器的設(shè)計的一例。圖1B繪示關(guān)聯(lián)于圖1A中輸出緩沖器的波形。圖2為在不同條件下變化的緩沖延遲圖。圖3A為包括輸出緩沖器的集成電路的方塊圖的一例，輸出緩沖器具有由速度計量電路所控制的輸出延遲。圖3B繪示具有控制訊號來控制不同數(shù)量被「開啟」的輸出驅(qū)動器的輸出緩沖器。圖3C繪示具有歷經(jīng)至少一可變延遲的控制訊號的輸出緩沖器。圖4為圖3A集成電路中的速度計量電路的方塊圖。圖5為用于圖4中的延遲仿真電路的方塊圖。圖6至圖9為使用于圖4中的參考延遲電路的部分電路圖。圖10為圖4的速度計量電路中一例序列電路的電路圖。圖11為來自延遲仿真電路以及理想?yún)⒖佳舆t電路的訊號的延遲圖。圖12為針對不同PVT情況來自延遲仿真電路、參考延遲電路以及多個開啟的輸出驅(qū)動器的訊號的延遲圖。圖13為顯示新輸出緩沖器的改良的延遲圖。圖14為圖4中速度計量電路的訊號軌線圖。圖15為圖14的速度計量電路的方塊圖，其具有組成群組的序列電路。圖16繪示圖3B的輸出緩沖器，其具有安排成群組的輸出驅(qū)動器。圖17為針對圖16的輸出緩沖器的控制訊號電路的一例。圖18為針對圖16的輸出緩沖器的可變延遲電路的一例，其響應(yīng)圖17的控制訊號電路。圖19為集成電路的一例的芯片圖。【符號說明】120:PM0S 晶體管140:NM0S 晶體管160:輸出緩沖器180:電容200:集成電路220:第二晶體管240:第一晶體管260:輸出緩沖器261:輸出緩沖器262:輸出緩沖器280:電容300:速度計量電路310:延遲電路402:延遲仿真電路404:參考延遲電路4本文檔來自技高網(wǎng)...
【技術(shù)保護點】
一種集成電路，包括：一輸出緩沖器，具有一輸出緩沖延遲、一訊號輸入以及一訊號輸出，該輸出緩沖器具有多個可變數(shù)量的輸出驅(qū)動器，這些輸出驅(qū)動器響應(yīng)于多個輸出驅(qū)動器控制訊號而開啟；多個序列電路，接收第一時間訊號及第二時間訊號作為輸入，其中該第一時間訊號及該第二時間訊號的相對時間決定這些輸出驅(qū)動器的該可變數(shù)量；以及一控制電路，利用一第一電路以產(chǎn)生具有一第一延遲的該第一時間訊號，利用一第二電路以產(chǎn)生具有關(guān)聯(lián)于該輸出緩沖延遲的一第二延遲的該第二時間訊號，利用這些序列電路產(chǎn)生這些輸出驅(qū)動器控制訊號，以及響應(yīng)于該輸出驅(qū)動器控制訊號使該可變數(shù)量的這些輸出驅(qū)動器開啟。
【技術(shù)特征摘要】
...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：莊育盟，洪俊雄，張坤龍，陳耕暉，
申請(專利權(quán))人：旺宏電子股份有限公司，
類型：發(fā)明
國別省市：中國臺灣;71
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。