碳化硅半導體器件及其制造方法技術

一種碳化硅半導體器件包括碳化硅襯底(10)、柵極絕緣膜(15)和柵電極(27)。碳化硅襯底(10)具有第一主表面(10a)和與所述第一主表面(10a)相反的第二主表面(10b)。所述柵極絕緣膜(15)被設置成接觸所述碳化硅襯底(10)的所述第一主表面(10a)。所述柵電極(27)設置在所述柵極絕緣膜(15)上，使得所述柵極絕緣膜(15)位于所述柵電極(27)和所述碳化硅襯底(10)之間。在175℃的溫度下向柵電極(27)施加-5V的柵電壓達100小時的第一應力測試中，第一閾值電壓和第二閾值電壓之差的絕對值不大于0.5V，所述第一應力測試之前的閾值電壓被定義為所述第一閾值電壓并且所述第一應力測試之后的閾值電壓被定義為所述第二閾值電壓。因此，提供了閾值電壓的波動可減弱的碳化硅半導體器件及其制造方法。

【技術實現步驟摘要】
【國外來華專利技術】201480061004

【技術保護點】
一種碳化硅半導體器件，包括：碳化硅襯底，所述碳化硅襯底具有第一主表面和與所述第一主表面相反的第二主表面；柵極絕緣膜，所述柵極絕緣膜被設置成接觸所述碳化硅襯底的所述第一主表面；以及柵電極，所述柵電極被設置在所述柵極絕緣膜上，使得所述柵極絕緣膜位于所述柵電極和所述碳化硅襯底之間，在175℃的溫度下向所述柵電極施加?5V的柵極電壓達100小時的第一應力測試中，第一閾值電壓和第二閾值電壓之差的絕對值不大于0.5V，所述第一應力測試之前的閾值電壓被定義為所述第一閾值電壓并且所述第一應力測試之后的閾值電壓被定義為所述第二閾值電壓。

【技術特征摘要】
【國外來華專利技術】2013.11.08 JP 2013-232369;2014.02.27 JP 2014-036901.一種碳化硅半導體器件，包括：
碳化硅襯底，所述碳化硅襯底具有第一主表面和與所述第一主表
面相反的第二主表面；
柵極絕緣膜，所述柵極絕緣膜被設置成接觸所述碳化硅襯底的所
述第一主表面；以及
柵電極，所述柵電極被設置在所述柵極絕緣膜上，使得所述柵極
絕緣膜位于所述柵電極和所述碳化硅襯底之間，
在175℃的溫度下向所述柵電極施加-5V的柵極電壓達100小時
的第一應力測試中，第一閾值電壓和第二閾值電壓之差的絕對值不大
于0.5V，所述第一應力測試之前的閾值電壓被定義為所述第一閾值電
壓并且所述第一應力測試之后的閾值電壓被定義為所述第二閾值電
壓。
2.根據權利要求1所述的碳化硅半導體器件，其中，
在150℃的溫度下向所述柵電極施加-10V的柵極電壓達100小時
的第二應力測試中，第三閾值電壓和第四閾值電壓之差的絕對值不大
于0.1V，所述第二應力測試之前的閾值電壓被定義為所述第三閾值電
壓并且所述第二應力測試之后的閾值電壓被定義為所述第四閾值電
壓。
3.根據權利要求1或2所述的碳化硅半導體器件，其中，
在所述柵極絕緣膜和所述柵電極之間的界面被定義為第一界面，
并且在所述柵極絕緣膜和所述碳化硅襯底之間的界面中的與所述第一
界面相反的區域被定義為第二界面，通過將包含在位于第一虛擬表面
和第二虛擬表面之間的界面區域中的鈉的總數除以所述第一界面的面
積而計算出的值不大于5×1010原子/cm2，所述第一虛擬表面沿著垂直
于所述第一界面的方向朝向所述柵電極距離所述第一界面為所述柵極
絕緣膜厚度，所述第二虛擬表面沿著垂直于所述第二界面的方向朝向

\t所述碳化硅襯底距離所述第二界面為所述柵極絕緣膜厚度。
4.根據權利要求3所述的碳化硅半導體器件，其中，
在距離所述柵極電極的第三主表面10nm的區域中的鈉的濃度的
最大值大于在所述界面區域中的鈉的濃度的最大值，所述第三主表面
與所述第二界面相反，以及
在所述界面區域中的鈉的濃度的最大值不大于1×1016原子/cm3。
5.根據權利要求3或4所述的碳化硅半導體器件，還包括：
層間絕緣膜，所述層間絕緣膜覆蓋與所述第二界面相反的所述柵
電極的第三主表面并且被設置為接觸所述柵極絕緣膜；以及
源電極，所述源電極接觸所述碳化硅襯底的所述第一主表面，其
中，
控制在將所述源電極退火的步驟之后對所述柵電極和所述層間絕
緣膜執行的熱處理的溫度和時間段，使得滿足條件N0×LT/x<1.52×1020，
其中，LT(nm)代表鈉的擴散長度，x(nm)代表在沿著垂直于所述
第一界面的方向的方向上從與所述第三主表面相反的所述層間絕緣膜
的表面到所述第一界面的距離，N0(cm-3)代表在所述層間絕緣膜的
表面中的鈉的濃度。
6.根據權利要求3至5中的任一項所述的碳化硅半導體器件，其
中，
在距離所述碳化硅襯底的所述第二主表面10nm內的區域中的鈉
的濃度的最大值大于在所述界面區域中的鈉的濃度的最大值。
7.一種制造碳化硅半導體器件的方法，包括以下步驟：
制備中間襯底，所述中間襯底包括一個主表面和與所述一個主表
面相反的另一個主表面；
將鈉阻擋部件布置成接觸所述中間襯底的所述一個主表面；
在所述鈉阻擋部件接觸所述一個主表面的同時，將所述中間襯底

\t退火；以及
在將所述中間襯底退火的步驟之后，從所述一個主表面去除所述
鈉阻擋部件，
所述中間襯底包括碳化硅襯底、柵極絕緣膜和源電極，所述碳化
硅襯底具有面對所述一個主表面的第一主表面和與所述第一主表面相
反的第二主表面，所述第二主表面形成所述中間襯底的所述另一個主
表面，所述柵極絕緣膜部分地接觸所述碳化硅襯底的所述第一主表面，
所述源電極接觸通過所述柵極絕緣膜暴露的所述第一主表面，以及
鈉在所述鈉阻擋部件中的擴散長度不大于鈉在碳化硅中的擴散長
度。
8.根據權利要求7所述的制造碳化硅半導體器件的方法，其中，
所述鈉阻擋部件包括從由碳層、碳化硅層、碳化鉭層、其中硅層
被涂覆有碳化硅層的層、和其中碳層被涂覆有碳化硅層的層組成的組
中選擇的至少一種。
9.根據權利要求7或8所述的制造碳化硅半導體器件的方法，還
包括布置中間襯底保持部的步驟，所述中間襯底保持部面對所述中間
襯底的所述另一個主表面，其中，
鈉在所述中間襯底保持部中的擴散長度不大于鈉在所述碳化硅中
的擴散長度。
10.根據權利要求9所述的制造碳化硅半導體器件的方法，其中，
所述中間襯底保持部包括從由碳層、碳化硅層、碳化鉭層、其中
硅層被涂覆有碳化硅層的層、和其中碳層被涂覆有碳化硅層的層組成

【專利技術屬性】
技術研發人員：久保田良輔，山田俊介，堀井拓，增田健良，濱島大輔，田中聰，木村真二，小林正幸，
申請(專利權)人：住友電氣工業株式會社，瑞薩電子株式會社，
類型：發明
國別省市：日本;JP