【技術實現步驟摘要】
201410687912
【技術保護點】
一種低導通電阻功率半導體組件，其特征在于，包括：一基板，其上定義有一柵極導通區域；一外延層，設置于所述基板上，并具有至少一第一溝渠及至少一第二溝渠；一柵極結構，設置于所述第一溝渠內，其中，所述柵極結構包括一柵極電極、一設置于所述柵極電極的下方的遮蔽電極及一完全覆蓋所述柵極電極及所述遮蔽電極的隔離介電質；一終端結構，設置于所述第二溝渠內，其中，所述終端結構包括一終端電極及一完全覆蓋所述終端電極的隔離介電質；一基體區，形成于所述外延層中且環繞所述第一溝渠及所述第二溝渠；一層間介電層，設置于所述基體區上；以及一圖案化導電層，設置于所述層間介電層上，其中，所述圖案化導電層借助一第一導電插塞及一第二導電插塞分別電接觸所述柵極結構的柵極電極及所述終端結構的終端電極；其中，所述柵極結構的柵極電極及所述終端結構的終端電極電連接一柵極電壓。
【技術特征摘要】
1.一種低導通電阻功率半導體組件，其特征在于，包括：
一基板，其上定義有一柵極導通區域；
一外延層，設置于所述基板上，并具有至少一第一溝渠及至少
一第二溝渠；
一柵極結構，設置于所述第一溝渠內，其中，所述柵極結構包
括一柵極電極、一設置于所述柵極電極的下方的遮蔽電極及一完全
覆蓋所述柵極電極及所述遮蔽電極的隔離介電質；
一終端結構，設置于所述第二溝渠內，其中，所述終端結構包
括一終端電極及一完全覆蓋所述終端電極的隔離介電質；
一基體區，形成于所述外延層中且環繞所述第一溝渠及所述第
二溝渠；
一層間介電層，設置于所述基體區上；以及
一圖案化導電層，設置于所述層間介電層上，其中，所述圖案
化導電層借助一第一導電插塞及一第二導電插塞分別電接觸所述柵
極結構的柵極電極及所述終端結構的終端電極；
其中，所述柵極結構的柵極電極及所述終端結構的終端電極電
連接一柵極電壓。
2.根據權利要求1所述的低導通電阻功率半導體組件，更進一步包括
多個源極區及多個重度基體區，所述多個源極區形成于所述基體區
中且與所述第一溝槽呈間隔排列，所述多個重度基體區沿一第一方
向與所述第一溝槽呈間隔排列，同時沿一垂直于所述第一方向的第
二方向與所述多個源極區呈間隔排列。
3.根據權利要求1所述的低導通電阻功率半導體組件，其中，所述柵
極結構還包括一電極蓋體，所述電極蓋體設置于所述柵極電極的上
方，所述電極蓋體的材料為氮化硅(Si3N4)。
4.根據權利要求1所述的低導通電阻功率半導體組件，其中，所述外
延層進一步分成一位于所述基板上的第一外延層及一位于所述第一
外延層上的第二外延層，所述基板、所述第一外延層及所述第二外
延層具有第一導電型，所述基板的摻雜濃度高于所述第一外延層的
摻雜濃度，且所...
【專利技術屬性】
技術研發人員：李柏賢，楊國良，
申請(專利權)人：大中積體電路股份有限公司，
類型：發明
國別省市：中國臺灣;71
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。