基于FPGA的千兆以太網視頻多路采集傳輸系統技術方案

本發明專利技術屬于視頻信號采集及千兆以太網傳輸的通信領域，具體涉及一種基于FPGA的千兆以太網視頻多路采集傳輸系統的裝置。本發明專利技術采用FPGA芯片將多路攝像頭采集的視頻數據進行以太網協議封裝，同時加入CRC校驗，通過千兆以太網物理芯片傳輸；接收端FPGA芯片通過千兆以太網物理芯片接收數據，對數據進行校驗解析，并通過VGA進行顯示；多路視頻數據流快速穩定的處理方法以及大帶寬的充分利用提高視頻傳輸的實時性、穩定性和高效性；該系統中異步時鐘域的切換處理不僅提高了通信質量的可靠性，并且大大節省了存儲空間。本發明專利技術適用于多種視頻傳輸和監控系統，降低了產品設計和維護成本。

【技術實現步驟摘要】
基于FPGA的千兆以太網視頻多路采集傳輸系統
本專利技術屬于視頻信號傳輸的
，具體涉及一種基于FPGA的千兆以太網視頻多路采集傳輸系統的裝置。
技術介紹
隨著視頻傳輸、監控技術的發展，通信的數據量越來越大，這對數據傳輸系統的實時性、穩定性、可靠性和高效性提出了更高的要求。傳統的視頻傳輸系統數據傳輸速率較低，占用了大量的緩存資源，降低了視頻數據傳輸的實時性，同時增加了產品的成本；隨著傳輸距離的增加，系統受外界的干擾也隨之增大，降低了視頻數據傳輸的穩定性和可靠性。千兆以太網具有大帶寬、高速率等優點，因此十分適用于高速海量的視頻遠距離傳輸系統。
技術實現思路
根據以上現有技術的不足，本專利技術提供了一種基于FPGA的千兆以太網視頻多路采集傳輸系統，提高視頻傳輸系統的實時性、穩定性和高效性，降低存儲資源的利用。為了解決上述技術問題，本專利技術采用的技術方案為：一種基于FPGA的千兆以太網視頻多路采集傳輸系統，包括發送端FPGA芯片、接收端FPGA芯片、攝像頭模塊、發送端千兆以太網物理層芯片、接收端千兆以太網物理層芯片和顯示模塊；所述攝像頭模塊用于采集多路視頻信號，并將采集的視頻信號傳給發送端FPGA芯片；所述發送端FPGA芯片將采集的多路視頻信號進行以太網協議封裝后匯成一路，進行32位CRC校驗的計算，并通過發送端千兆以太網物理層芯片進行傳輸；所述接收端FPGA芯片通過接收端千兆以太網物理層芯片接收數據并作異步時鐘域處理，同時對數據進行32位CRC校驗檢測以及視頻數據的解析，并通過VGA模塊進行實時顯示。所述的發送端FPGA芯片包括視頻信號采集模塊、視頻信號的封裝模塊、包FIFO匯聚模塊、CRC校驗計算模塊以及發送模塊；所述視頻信號采集模塊用于配置攝像頭內部寄存器，采集攝像頭輸入的視頻信號；所述視頻信號的封裝模塊用于將采集的視頻信號按照以太網協議進行封裝；所述包FIFO匯聚模塊用于檢測多路暫存在包FIFO隊列中的封裝數據，然后進行讀取發送，完成多組包FIFO輸入到一組包FIFO輸出的匯聚；所述CRC校驗計算模塊用于以太網數據幀的32位CRC校驗計算，將計算所得的32位CRC替換數據幀末尾32位的數據保留位；所述發送模塊用于將經過CRC校驗計算的數據幀加入前導碼和幀起始定界符，并按照千兆以太網物理芯片的工作時序發送出去。所述封裝模塊包括狀態機，在空閑狀態檢測到包FIFO為非滿時，狀態機跳轉至寫入數據幀頭狀態，自動向包FIFO內部寫入固定的以太網數據幀頭；當以太網數據幀頭寫完時，狀態機跳轉至視頻數據寫入狀態，等待視頻信號的輸入；當檢測到視頻數據輸入時，向包FIFO中寫入1個字節的0，表示該數據幀攜帶視頻數據，然后將輸入的視頻數據進行處理后依次寫入包FIFO中；當檢測到攝像頭場同步信號的上升沿標志信號輸入時，向包FIFO中寫入1個字節的1，表示該數據幀攜帶攝像頭場同步信號的上升沿標志信號，然后繼續將填充數據寫入包FIFO中；當完成該狀態時，狀態機跳轉至CRC保留位寫入的狀態，向包FIFO中寫入四個字節的保留數據。完成以上狀態后，狀態機跳轉至空閑狀態繼續進行。所述包FIFO匯聚模塊包括讀取轉發模塊，FIFO匯聚模塊將經過封裝的多路采集的視頻信號分別寫入不同的包FIFO中；讀取轉發模塊分別對多組包FIFO數據緩存狀態進行檢測，以一個數據幀為單位依次進行讀取，再將讀取的數據幀寫入下一個包FIFO中進行緩存；讀取轉發模塊的速度遠大于以太網數據幀寫入FIFO的寫入速度。所述接收端FPGA芯片包括接收數據的異步時鐘處理FIFO模塊、CRC校驗的檢測模塊、視頻數據的解析模塊和VGA的顯示模塊；所述異步時鐘處理FIFO模塊用于對接收端千兆以太網物理層芯片接收的數據幀進行處理，完成數據幀的異步時鐘切換；所述CRC校驗的檢測模塊用于校驗接收數據的CRC，檢測傳輸數據的正確性；所述視頻數據的解析模塊用于檢測數據幀的類型，提取視頻信號，并確定視頻數據的流向；所述VGA的顯示模塊用于驅動VGA模塊，并實時顯示視頻信號。所述異步時鐘處理FIFO模塊當數據幀輸入時，通過數據幀起始和結束標志信號的產生模塊產生數據幀的結束標志信號，再將8bit數據擴展到9bit，其中第9bit作為數據幀的結束的標志；當輸入數據幀倒數第2個字節時，將該字節對應擴展的第9bit置為1，其他字節對應擴展的第9bit都置為0，輸入至FIFO模塊；當檢測到FIFO模塊內部存入至少4個字節數據時，用系統時鐘讀取其內部數據；當檢測到讀出數據的第9bit為1時，停止讀取，繼續檢測FIFO內部數據存儲狀態。所述CRC校驗的檢測模塊通過檢測數據幀起始定界符提取數據幀的內容，并將提取的數據內容輸入CRC校驗碼產生模塊；當產生完成時，將產生的32位CRC校驗碼與數據幀中的進行比對，如果相等，則說明數據在傳輸過程中沒有出現錯誤；如果不相等，則說明數據在傳輸過程中產生了錯誤，并將錯誤的數據丟棄。所述視頻數據的解析模塊當一幀數據輸入時，數據解析模塊檢測數據幀中的Type，Type中第1個字節是確定數據流向的，第2個字節是視頻信號的數據類型；當該數據幀Type中第2個字節為0，則提取數據幀中的視頻數據，并寫入Type中第1個字節所指定流向的FIFO中；當該數據幀Type中第2個字節為1，則向Type中第1個字節所指定流向的顯示模塊輸入有效的攝像頭場同步信號的上升沿標志信號。所述VGA的顯示模塊采用攝像頭的行場同步信號驅動VGA的行場同步信號，當檢測到場同步信號的上升沿時，VGA的行場計數器開始計數，根據計數器的值對VGA信號進行相應的操作，當發送端送至一幀數據暫存至FIFO中時，將從FIFO內讀取的數據通過VGA進行實時顯示。本專利技術有益效果是:本專利技術采用的多路視頻數據流快速穩定的處理方法提高了視頻傳輸的實時性、穩定性、可靠性和高效性；同時該系統中異步時鐘域的切換處理不僅提高了通信質量的可靠性，并且大大節省了存儲空間。本專利技術適用于多種視頻傳輸和監控系統，便于產品的統一化設計，降低了產品設計和維護成本。附圖說明下面對本說明書附圖所表達的內容及圖中的標記作簡要說明：圖1是本專利技術的具體實施方式的總體結構示意圖。圖2是本專利技術的具體實施方式的系統內部工作流程圖。圖3是本專利技術的具體實施方式的視頻信號采集模塊內部示意結構圖。圖4是本專利技術的具體實施方式的視頻信號的封裝模塊的狀態機。圖5是本專利技術的具體實施方式的視頻信號封裝數據幀格式。圖6是本專利技術的具體實施方式的包FIFO匯聚模塊內部結構示意圖。圖7是本專利技術的具體實施方式的CRC校驗計算模塊內部結構示意圖。圖8是本專利技術的具體實施方式的發送模塊時序圖。圖9是本專利技術的具體實施方式的異步時鐘處理FIFO模塊內部結構示意圖。圖10是本專利技術的具體實施方式的視頻數據的解析模塊的內部結構示意圖。具體實施方式下面對照附圖，通過對實施例的描述，本專利技術的具體實施方式如所涉及的各構件的形狀、構造、各部分之間的相互位置及連接關系、各部分的作用及工作原理、制造工藝及操作使用方法等，作進一步詳細的說明，以幫助本領域技術人員對本專利技術的專利技術構思、技術方案有更完整、準確和深入的理解。本專利技術提出一種基于FPGA的千兆以太網視頻多路采集傳輸系統，利用FPGA高速靈活的特點實現對視頻信號的多路采集處理本文檔來自技高網...

【技術保護點】
一種基于FPGA的千兆以太網視頻多路采集傳輸系統，包括發送端FPGA芯片、接收端FPGA芯片、攝像頭模塊、發送端千兆以太網物理層芯片、接收端千兆以太網物理層芯片和顯示模塊；所述攝像頭模塊用于采集多路視頻信號，并將采集的視頻信號傳給發送端FPGA芯片；所述發送端FPGA芯片將采集的多路視頻信號進行以太網協議封裝后匯成一路，進行32位CRC校驗的計算，并通過發送端千兆以太網物理層芯片進行傳輸；所述接收端FPGA芯片通過接收端千兆以太網物理層芯片接收數據并作異步時鐘域處理，同時對數據進行32位CRC校驗檢測以及視頻數據的解析，并通過VGA模塊進行實時顯示。

【技術特征摘要】
1.一種基于FPGA的千兆以太網視頻多路采集傳輸系統，包括發送端FPGA芯片、接收端FPGA芯片、攝像頭模塊、發送端千兆以太網物理層芯片、接收端千兆以太網物理層芯片和顯示模塊；所述攝像頭模塊用于采集多路視頻信號，并將采集的視頻信號傳給發送端FPGA芯片；所述發送端FPGA芯片將采集的多路視頻信號進行以太網協議封裝后匯成一路，進行32位CRC校驗的計算，并通過發送端千兆以太網物理層芯片進行傳輸；所述接收端FPGA芯片通過接收端千兆以太網物理層芯片接收數據并作異步時鐘域處理，同時對數據進行32位CRC校驗檢測以及視頻數據的解析，并通過VGA模塊進行實時顯示；所述的發送端FPGA芯片包括視頻信號采集模塊、視頻信號的封裝模塊、包FIFO匯聚模塊、CRC校驗計算模塊以及發送模塊；所述視頻信號采集模塊用于配置攝像頭內部寄存器，采集攝像頭輸入的視頻信號；所述視頻信號的封裝模塊用于將采集的視頻信號按照以太網協議進行封裝；所述包FIFO匯聚模塊用于檢測多路暫存在包FIFO隊列中的封裝數據，然后進行讀取發送，完成多組包FIFO輸入到一組包FIFO輸出的匯聚；所述CRC校驗計算模塊用于以太網數據幀的32位CRC校驗計算，將計算所得的32位CRC替換數據幀末尾32位的數據保留位；所述發送模塊用于將經過CRC校驗計算的數據幀加入前導碼和幀起始定界符，并按照千兆以太網物理芯片的工作時序發送出去；所述封裝模塊包括狀態機，在空閑狀態檢測到包FIFO為非滿時，狀態機跳轉至寫入數據幀頭狀態，自動向包FIFO內部寫入固定的以太網數據幀頭；當以太網數據幀頭寫完時，狀態機跳轉至視頻數據寫入狀態，等待視頻信號的輸入；當檢測到視頻數據輸入時，向包FIFO中寫入1個字節的0，表示該數據幀攜帶視頻數據，然后將輸入的視頻數據進行處理后依次寫入包FIFO中；當檢測到攝像頭場同步信號的上升沿標志信號輸入時，向包FIFO中寫入1個字節的1，表示該數據幀攜帶攝像頭場同步信號的上升沿標志信號，然后繼續將填充數據寫入包FIFO中；當完成該狀態時，狀態機跳轉至CRC保留位寫入的狀態，向包FIFO中寫入四個字節的保留數據，完成以上狀態后，狀態機跳轉至空閑狀態繼續進行。2.根據權利要求1所述的基于FPGA的千兆以太網視頻多路采集傳輸系統，其特征在于，所述接收端FPGA芯片包括接收數據的異步時鐘處理FIFO模塊、CRC校驗的檢測模塊、視頻數據的解析模塊和VGA的顯示模塊；所述異步時鐘處理FIFO模塊用于對...

【專利技術屬性】
技術研發人員：王康景，方立軍，
申請(專利權)人：安徽師范大學，
類型：發明
國別省市：安徽;34