振蕩電路制造技術

本發明專利技術提供了一種振蕩電路，用于輸出時鐘信號，包括：振蕩器，其連接在輸入節點與輸出節點之間；振蕩放大電路，其設置于所述輸入節點與所述輸出節點之間，與所述振蕩器并聯連接；偏置電阻，其設置于所述輸入節點與所述輸出節點之間，與所述振蕩器并聯連接；輸出放大電路，其輸入端連接到所述輸入節點，其輸出端輸出所述時鐘信號。本發明專利技術的振蕩電路，能夠得到低功耗的晶體振蕩環路及時鐘信號輸出。

【技術實現步驟摘要】
振蕩電路
本專利技術涉及一種振蕩電路，特別涉及一種低功耗的晶體振蕩電路。
技術介紹
晶體振蕩器由于其具有較好的頻率特性，在很多芯片中被使用。如圖1所示，為現有技術中振蕩電路的結構示意圖，該振蕩電路的結構為常規的皮爾斯振蕩電路。該振蕩電路采用反相器U0作為帶180°相移的放大器，偏置電阻RF為反相器U0的輸入端提供直流偏置，兩個負載電容C1和C2提供180°相移，從而使電路形成穩定的晶體振蕩環路。在輸入節點XIN到輸出節點XOUT之間有180°相移，并且可以放大信號。此電路雖然結構簡單易用，但功耗難以控制；并且，由于反相器工作于反轉中間的線性區，使得電路功耗較大。本專利技術旨在提供一種低功耗的振蕩電路，能夠控制并降低振蕩電路的功耗。
技術實現思路
為此，本專利技術提供了一種振蕩電路，用于輸出時鐘信號，包括：振蕩器，其連接在輸入節點與輸出節點之間；振蕩放大電路，其設置于所述輸入節點與所述輸出節點之間，與所述振蕩器并聯連接；偏置電阻，其設置于所述輸入節點與所述輸出節點之間，與所述振蕩器并聯連接；輸出放大電路，其輸入端連接到所述輸入節點，其輸出端輸出所述時鐘信號。進一步地，所述輸出放大電路包括級聯的第一和第二反相器，所述第一和第二反相器均為CMOS反相器。進一步地，所述第一和第二反相器分別通過第一和第二PMOS管連接到電源。進一步地，所述振蕩電路還包括整形電路，用于對所述時鐘信號進行整形。所述整形電路包括第三PMOS管，其漏極連接到所述第一反相器的輸出端，其柵極連接到所述第二反相器的輸出端，其源極連接到電源。本專利技術的振蕩電路，能夠得到低功耗的晶體振蕩環路及時鐘信號輸出。附圖說明圖1為現有技術中振蕩電路的結構示意圖；圖2為本專利技術的振蕩電路的結構示意圖；圖3為圖2中的反相器的一個實施方式的示意圖；圖4為圖2中的反相器的另一個實施方式的示意圖；圖5為本專利技術的振蕩電路的一個實施方式的結構示意圖；圖6為本專利技術的振蕩電路的另一個實施方式的結構示意圖。具體實施方式下面結合附圖和具體實施方式對本專利技術的振蕩電路作進一步的詳細描述，但不作為對本專利技術的限定。參照圖2，為本專利技術的振蕩電路的結構示意圖，該電路用于輸出時鐘信號。該電路包括相互并聯連接并設置在輸入節點XIN與輸出節點XOUT之間的振蕩器X、偏置電阻RF、以及振蕩放大電路。其中，振蕩放大電路為反相器U0。偏置電阻RF為反相器U0的輸入端提供直流偏置，以使得反相器U0工作在線性區。特別地，該振蕩電路還包括輸出放大電路100，其輸入端連接到輸入節點XIN，其輸出端輸出時鐘信號。參照圖2，該輸出放大電路100為級聯的第一反相器U1和第二反相器U2。其中，第一反相器U1的輸入端連接到輸入節點XIN，第一反相器U1的輸出端連接到第二反相器U2的輸入端，第二反相器U2的輸出端輸出最終的時鐘信號。可見，本專利技術的振蕩電路采用多級尾電流控制功耗，其第一級放大為皮爾斯振蕩電路的反相放大(即圖2中的反相器U0)，其第二級和第三級為輸出信號的放大(即圖2中的第一反相器U1和第二反相器U2)。現有技術中，由于輸出節點XOUT的信號幅度較大，從而使用了XOUT的信號進行輸出放大。而本專利技術中，輸出放大電路100的輸入信號來自輸入節點XIN，該方案能夠使得反相器U0的放大與第一反相器U1的放大成比例對稱，且無需過的地考慮第一反相器U1的直流工作點。第二反相器U2仍需提供部分放大增益，以使得最終輸出的時鐘信號沿較陡，從而降低功耗。由于采用了低功耗設計，輸出放大電路100的輸入信號即輸入節點XIN的信號幅度較小，在該信號經過第一反相器U1放大之后，信號幅度已經可以接近電源的幅度，再通過第二反相器U2進行放大，以進一步控制輸出信號的波形。具體地，第一和第二反相器U1、U2均為CMOS反相器。參考圖3和圖4，為CMOS反相器的常見的兩種實現方式。圖3中的反相器采用共柵極的PMOS管和NMOS管來實現，其共柵極為反相器的輸入端，PMOS管和NMOS管的漏極相連接為反相器的輸出端，PMOS管的源極連接至電源VDD，NMOS管的源極接地。參照圖5，在該實施方式中，CMOS反相器采用圖3中的結構實現。同理，CMOS反相器還可以采用單個NMOS管來實現，如圖4所示，其柵極作為反相器的輸入端，其漏極為反相器的輸出端并連接至電源VDD，其源極接地。參照圖6，在該實施方式中，CMOS反相器采用圖4中的結構實現。需要注意的是，輸出放大電路100中的第二反相器U2不可以由單個NMOS管來實現，以便于能夠將前一級反相器輸出的較大的模擬波形，轉換成接近高低電平的時鐘波形。為了進一步控制功耗，參考圖5和圖6，反相器U0、U1、U2均不是直接連接到電源VDD，而是通過PMOS管連接到電源VDD。如圖中的MP0、MP1和MP2，不僅分別為反相器U0、U1、U2提供工作電流，還使得所在支路的功耗得以控制。PMOS管MP0、MP1和MP2的柵極均連接至偏置電壓Vbias。為了使得輸出的時鐘信號的上升沿和下降沿更陡，該振蕩電路還包括整形電路，用于對第二反相器U2輸出的時鐘信號進行整形。參照圖5和圖6，該整形電路為第三PMOS管MP3，其漏極連接到第一反相器U1的輸出端，其柵極連接到第二反相器U2的輸出端，其源極連接到電源VDD。在A點電壓上升、B點電壓下降時，第三PMOS管MP3在臨界值后快速導通，將A點電壓拉高，使得B點的電壓快速降低至0；同樣地，在A點電壓下降、B點電壓上升時，第三PMOS管MP3關閉，使得A點電壓繼續下降，B點電壓升高。如此能夠實現對第二反相器U2輸出的時鐘信號的整形，使得其上升沿和下降沿更陡，從而使得在后級經歷線性區的時間更短，以進一步降低功耗。以上具體實施方式僅為本專利技術的示例性實施方式，不能用于限定本專利技術，本專利技術的保護范圍由權利要求書限定。本領域技術人員可以在本專利技術的實質和保護范圍內，對本專利技術做出各種修改或等同替換，這些修改或等同替換也應視為落在本專利技術的保護范圍內。本文檔來自技高網...

【技術保護點】
一種振蕩電路，用于輸出時鐘信號，其特征在于，包括：振蕩器，其連接在輸入節點與輸出節點之間；振蕩放大電路，其設置于所述輸入節點與所述輸出節點之間，與所述振蕩器并聯連接；偏置電阻，其設置于所述輸入節點與所述輸出節點之間，與所述振蕩器并聯連接；輸出放大電路，其輸入端連接到所述輸入節點，其輸出端輸出所述時鐘信號。

【技術特征摘要】
1.一種振蕩電路，用于輸出時鐘信號，其特征在于，包括：振蕩器，其連接在輸入節點與輸出節點之間；振蕩放大電路，其設置于所述輸入節點與所述輸出節點之間，與所述振蕩器并聯連接；偏置電阻，其設置于所述輸入節點與所述輸出節點之間，與所述振蕩器并聯連接；輸出放大電路，其輸入端連接到所述輸入節點，其輸出端輸出所述時鐘信號。所述輸出放大電路包括級聯的第一反相器和第二反相器；所述第一反相器的輸入端連接到所述輸入節點，所述第一反相器的輸出端連接到所述第二反相器的輸入端。2....

【專利技術屬性】
技術研發人員：吳艷輝，王偉，浦小飛，
申請(專利權)人：上海貝嶺股份有限公司，
類型：發明
國別省市：上海;31