提供了基于存儲器單元組的編程速度自適應(yīng)地設(shè)定通過電壓和初始編程電壓的編程技術(shù)。在多道次編程操作的一個道次中，獲得指示編程速度的編程電壓。例如，這可以是最終編程電壓或在另一編程里程碑處的編程電壓。通過提供對參考通過電壓的調(diào)整來針對多道次編程操作的另一編程道次確定通過電壓。基于相對于指示編程速度的編程電壓的偏移來針對另一編程道次確定初始編程電壓。還調(diào)整初始編程電壓以抵消對參考通過電壓的調(diào)整的效應(yīng)。對初始編程電壓的調(diào)整在極性上與對參考通過電壓的調(diào)整相反，并且在量值上小于對參考通過電壓的調(diào)整。
【技術(shù)實現(xiàn)步驟摘要】
【國外來華專利技術(shù)】【專利摘要】提供了基于存儲器單元組的編程速度自適應(yīng)地設(shè)定通過電壓和初始編程電壓的編程技術(shù)。在多道次編程操作的一個道次中，獲得指示編程速度的編程電壓。例如，這可以是最終編程電壓或在另一編程里程碑處的編程電壓。通過提供對參考通過電壓的調(diào)整來針對多道次編程操作的另一編程道次確定通過電壓。基于相對于指示編程速度的編程電壓的偏移來針對另一編程道次確定初始編程電壓。還調(diào)整初始編程電壓以抵消對參考通過電壓的調(diào)整的效應(yīng)。對初始編程電壓的調(diào)整在極性上與對參考通過電壓的調(diào)整相反，并且在量值上小于對參考通過電壓的調(diào)整。【專利說明】基于非易失性存儲器的性能來優(yōu)化通過電壓和初始編程電壓
技術(shù)介紹
本技術(shù)涉及非易失性存儲器。半導(dǎo)體存儲器裝置已變得越來越普遍地用于各種電子設(shè)備中。例如，在蜂窩電話、數(shù)碼相機(jī)、個人數(shù)字助理、移動計算設(shè)備、非移動計算設(shè)備和其他設(shè)備中使用非易失性半導(dǎo)體存儲器。電可擦除可編程只讀存儲器(EEPROM)和閃速存儲器是非易失性半導(dǎo)體存儲器中最普遍的存儲器。在這樣的存儲器裝置中，存儲器單元可以包括位于半導(dǎo)體基板中的溝道區(qū)的上方并且與半導(dǎo)體基板中的溝道區(qū)絕緣的以二維(2D)NAND配置的浮置柵極。浮置柵極位于源極區(qū)與漏極區(qū)之間。控制柵極被提供于浮置柵極上并且與浮置柵極絕緣。由此形成的晶體管的閾值電壓(Vth)通過被保持在浮置柵極上的電荷量進(jìn)行控制。也就是說，在晶體管被接通以允許在其源極與漏極之間導(dǎo)電之前通過浮置柵極上的電量水平對必須施加于控制柵極的電壓的最小量進(jìn)行控制。存儲器單元可以具有用來存儲兩個或更多個范圍的電荷的浮置柵極，其中每個范圍表示數(shù)據(jù)狀態(tài)。此外，已經(jīng)建議超高密度存儲裝置使用根據(jù)對導(dǎo)電層和電介質(zhì)層進(jìn)行交替的陣列而形成的3D堆疊存儲器結(jié)構(gòu)。一個示例是位成本可伸縮(BiCS)架構(gòu)。在層中鉆出存儲器孔，并且通過采用合適的材料填充存儲器孔來形成NAND串。直NAND串在一個存儲器孔中延伸，同時管型或U型NAND串(P-BiCS)包括一對豎直列的存儲器單元，所述存儲器單元在兩個存儲器孔中延伸并且由底部背柵接合。存儲器單元的控制柵極由導(dǎo)電層提供。需要用于對存儲器裝置進(jìn)行準(zhǔn)確編程的技術(shù)。【附圖說明】圖1是使用單行/列解碼器和讀/寫電路的非易失性存儲器系統(tǒng)的框圖。圖2描繪了圖1的存儲器陣列155中的NAND閃速存儲器單元的塊以及相關(guān)聯(lián)的感測塊SBO、感測塊SBl和感測塊SB2。圖3是描繪圖1的感測塊SBO的一個實施方式的框圖。圖4描繪了失效位的數(shù)目與Vpass的曲線圖，示出了存儲器裝置的擴(kuò)展的效應(yīng)。圖5A描繪了選中的NAND串，示出了施加于選中字線的編程電壓(Vpgm)，以及施加于未選中字線的低通過電壓和高通過電壓(VpassL和VPassH)。圖5B描繪了未選中的NAND串，示出了施加于選中字線的編程電壓，以及施加于未選中字線的通過電壓。圖5C描繪了溝道電勢與沿著圖5B的NAND串的位置的曲線圖。圖6A描繪了針對低溫以及針對不同電平的編程擦除周期的失效位的數(shù)目與Vpass的曲線圖。圖6B描繪了針對室溫以及針對不同電平的編程擦除周期的失效位的數(shù)目與Vpass的曲線圖。圖6C描繪了針對高溫以及針對不同電平的編程擦除周期的失效位的數(shù)目與Vpass的曲線圖。圖6D描繪了針對給定電平的編程擦除周期的最佳Vpass與溫度的曲線圖。圖7描繪了三道次編程序列的示例性字線順序。圖8A描繪了示例性兩道次編程操作的開始閾值分布。圖SB描繪了圖8A的示例性兩道次編程操作的第一道次之后產(chǎn)生的閾值分布。圖SC描繪了圖8A的示例性兩道次編程操作的第二道次之后產(chǎn)生的閾值分布。圖9A描繪了示例性三道次編程操作的開始閾值分布。圖9B描繪了圖9A的示例性三道次編程操作的第一道次之后產(chǎn)生的閾值分布。圖9C描繪了圖9A的示例性三道次編程操作的第二道次之后產(chǎn)生的閾值分布。圖9D描繪了圖9A的示例性三道次編程操作的第三道次之后產(chǎn)生的閾值分布。圖1OA描繪了另一示例性三道次編程操作的開始閾值分布。圖1OB描繪了圖1OA的示例性三道次編程操作的第一道次之后產(chǎn)生的閾值分布。圖1OC描繪了圖1OA的示例性三道次編程操作的第二道次之后產(chǎn)生的閾值分布。圖1OD描繪了圖1OA的示例性三道次編程操作的第三道次之后產(chǎn)生的閾值分布。圖1lA描繪了另一示例性三道次編程操作的開始閾值分布。圖1lB描繪了圖1lA的示例性三道次編程操作的第一道次之后產(chǎn)生的閾值分布。圖1lC描繪了圖1lA的示例性三道次編程操作的第二道次之后產(chǎn)生的閾值分布。圖1lD描繪了圖1lA的示例性三道次編程操作的第三道次之后產(chǎn)生的閾值分布。圖12A描繪了其中初始Vpgm和通過電壓被優(yōu)化的編程操作。圖12B描繪了與圖12A—致的示例性編程操作的細(xì)節(jié)。圖12C描繪了在圖12B的第一編程道次和第二編程道次之后執(zhí)行的第三編程道次。圖13A描繪了與圖8A、圖9B、圖1OB和圖11B—致的、針對數(shù)據(jù)的低頁的編程道次的示例中的一系列編程驗證循環(huán)。圖13B描繪了與圖13A—致的、被編程為INT狀態(tài)的存儲器單元的Vth。圖14描繪了與圖9C一致的、模糊編程道次的示例中的一系列編程驗證循環(huán)。圖15描繪了與圖9D—致的、精細(xì)編程道次的示例中的一系列編程驗證循環(huán)。圖16A描繪了新的(fresh)存儲器單元組的編程操作中的示例性電壓。圖16B描繪了適度循環(huán)的存儲器單元組的編程操作中的示例性電壓。圖16C描繪了重度循環(huán)的存儲器單元組的編程操作中的示例性電壓。圖17描繪了Vpass對選中存儲器單元MCn的編程的效應(yīng)。圖18A是示出與圖6A至圖6C—致的、初始Vpgm和Vpass最佳之間的對應(yīng)關(guān)系的曲線圖。圖18B是圖18A的室溫情況下的曲線圖，示出了針對代表性Vpgm與參考Vpgm之差的檢測電平如何調(diào)整Vpass和Vpgm。圖18C是示出根據(jù)圖18B的差值D或PE周期在多道次編程操作中使用的各種電壓的曲線圖。【具體實施方式】提供了可以最大限度地減少存儲器裝置中的編程干擾的編程技術(shù)。所述技術(shù)導(dǎo)致由于因素如循環(huán)而引起的存儲器單元組的性能變化以及不同存儲器單元組之間的性能變化。在編程操作期間，可以將數(shù)據(jù)以多個編程道次(programming pass)編程到存儲器單元中。編程根據(jù)待被編程到單元中的數(shù)據(jù)狀態(tài)來增大存儲器單元的閾值電壓。在一些情況下，使用來回字線順序，其中一個字線被部分地編程，然后另一字線被部分地編程并且依此類推，直到所有字線都被編程為止。這種方法可以最大限度地減少無意中改變存儲器單元的閾值電壓的電容耦合效應(yīng)。此外，在給定的編程驗證循環(huán)中，選擇一些存儲器單元用于編程，同時其他存儲器單元未被選擇。通過對NAND串下方的基板溝道區(qū)進(jìn)行升壓來阻止未選中存儲器單元的NAND串被編程。通過對未選中字線施加被稱為通過電壓(pass voltage)的電壓來實現(xiàn)該升壓。通過電壓應(yīng)該足夠高以將溝道升壓至下述電平:防止未選中存儲器單元的無意編程通過電容耦合對選中字線施加編程電壓的電平。然而，如果通過電壓過高，則可能對未選中存儲器單元無意地編程。可選擇最佳通過電壓。然而，存儲器單元的性能可以由于因素如循環(huán)隨著時間的推移而變化，例如，編程擦除周期的累積是存儲器裝置所使用的。此外，不同的存儲器單元組之間如不同的字線上可以存在性能變化。在一些情況下，編本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點】
一種用于對連接至存儲器裝置中的選中字線的存儲器單元組進(jìn)行編程的方法，包括：針對存儲器單元組(205)執(zhí)行多道次編程操作的一個編程道次，其中，在所述一個編程道次期間將第一組階躍式增大的編程電壓(1300)施加于選中字線(WL2)；確定所述第一組階躍式增大的編程電壓中的指示編程速度的編程電壓(Vrep)，所述指示編程速度的編程電壓(Vrep)指示在所述一個編程道次期間所述存儲器單元組的編程速度；基于對參考通過電壓的調(diào)整來確定待被用于所述多道次編程操作的另一編程道次的經(jīng)調(diào)整的通過電壓(VpassH)，所述對參考通過電壓的調(diào)整基于所述指示編程速度的編程電壓；基于所述指示編程速度的編程電壓來確定用于所述另一編程道次的第二組階躍式增大的編程電壓(1400，1500)的第一初始值；基于所述對參考通過電壓的調(diào)整來確定對所述第一初始值的調(diào)整以提供第二初始值(Vpgm_init2，Vpgm_init3)，所述對所述第一初始值的調(diào)整具有與所述對參考通過電壓的調(diào)整相反的極性；以及針對所述存儲器單元組執(zhí)行所述另一編程道次，其中，在所述另一編程道次期間將所述第二組階躍式增大的編程電壓施加于所述選中字線，所述第二組階躍式增大的編程電壓具有所述第二初始值，并且在所述第二組階躍式增大的編程電壓中的一個或更多個編程電壓(1401?1413；1501?1515)期間將所述經(jīng)調(diào)整的通過電壓施加于至少一個未選中字線(WL1，WL3)。...
【技術(shù)特征摘要】
【國外來華專利技術(shù)】...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：大和田憲，村井昭太，
申請(專利權(quán))人：桑迪士克科技有限責(zé)任公司，
類型：發(fā)明
國別省市：美國;US
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。