用于技術縮放的MRAM集成技術制造技術

一種與縮小設備技術兼容的磁阻性隨機存取存儲器(MRAM)集成，包括通過一個或多個邏輯元件在共用層間金屬電介質(IMD)層中形成的磁性隧道結(MTJ)。該MTJ連接至底部IMD層中的底部金屬線和頂部通孔，該頂部通孔連接至頂部IMD層。該MTJ基本上在被配置成分隔該共用IMD層和底部IMD層的一個或多個底部蓋層與被配置成分隔該共用IMD層和頂部IMD層的一個或多個頂部蓋層之間延伸。MTJ可包括頂部電極，用以連接至頂部通孔或通過用于較小設備技術的硬掩模直接連接至頂部通孔。邏輯元件包括通孔、金屬線、和半導體器件。

【技術實現步驟摘要】
【國外來華專利技術】公開領域所公開的實施例涉及磁阻式隨機存取存儲器(MRAM)集成，更具體地，示例性實施例涉及用于與隨設備技術的進步和縮小設備尺寸而可縮放的邏輯過程進行MRAM集成的技術。
技術介紹
磁阻式隨機存取存儲器(MRAM)是使用磁性元件的非易失性存儲器技術。MRAM操作是公知的，并且可使用慣用的各種各樣的MRAM、自旋轉移力矩MRAM(STT-MRAM)的示例來簡要說明。STT-MRAM使用當穿過薄膜(自旋過濾器)時變?yōu)樽孕龢O化的電子。圖1解說了常規(guī)的STT-MRAM位單元100。STT-MRAM位單元100包括磁性隧道結(MTJ)存儲元件105(也稱為“MTJ棧”或“MTJ單元”)、晶體管101、位線102和字線103。MTJ單元105例如由被絕緣隧道阻擋層122分隔開的釘扎層124和自由層120形成，釘扎層124和自由層120中的每一者可保持磁矩或極化。在MTJ單元105的設計是面內MTJ的設計的情況下，在MTJ單元105中使用反鐵磁(AFM)層和蓋層(未示出)。AFM層被用于釘扎面內MTJ的釘扎層的磁矩。蓋層被用作MTJ與金屬互連之間的緩沖層。在MTJ單元105被設計為垂直MTJ的情況下，存在釘扎層124但不包括AFM層。自由層的極化可通過在特定方向施加電流以使釘扎層和自由層的極性或基本對準或相反來反轉。通過MTJ的電路徑的電阻取決于釘扎層和自由層的極化的對準而變化。如所知的，電阻中的這種變化可被用于編程和讀取STT-MRAM位單元100。STT-MRAM位單元100還包括電路元件、源線104、讀出放大器108、讀/寫電路系統(tǒng)106和位線參考107。本領域技術人員將領會，STT-MRAM位單元100的操作和構造是本領域已知的。如從以上示例所見的，常規(guī)STT-MRAM位單元的形成涉及在電路板或半導體封裝上集成各種上述組件。更具體地，存儲器或存儲元件(例如，MTJ位單元105)必須與各種其他電路組件(本文一般稱為“邏輯元件”)集成，諸如無源組件、金屬導線、晶體管、邏輯門等。一般地，此種集成要求存儲器元件與邏輯元件之間的工藝兼容性。然而，半導體技術縮放跨集成電路的各種組件不是統(tǒng)一的，這是公知的。例如，關于MRAM形成，垂直互連通路(通常稱為“通孔”)的金屬線寬度和高度被認為從這一代到下一代縮放約70％。另一方面，諸如MTJ位單元的高度、蓋層厚度等的方面未能以相當步調縮放。申請人共同擁有的Li等人的美國專利申請(美國專利公開2012/0032287，題為“MRAMDeviceandIntegrationTechniquesCompatiblewithLogicIntegration”(與邏輯集成兼容的MRAM器件和集成技術)，其當前待決并在下文中稱為“Li”)公開了用于將邏輯過程(即，涉及邏輯元件的形成)與形成MRAM器件元件(諸如，MTJ位單元)的過程相集成的各種技術。參照圖2，解說了類似于Li所公開的實施例之一的存儲器器件。更具體地，圖2解說了存儲器器件200的橫截面視圖，其反映了Li的實施例，其中附圖標記出于本公開的目的作了修改和/或添加。以下命名適用于圖2。在與金屬間電介質(IMD)層IMDx-1、IMDx和IMDx+1對應的標識為“x-1”、“x”和“x+1”的三層中解說了存儲器器件200的元件。標識IMD層的相同后綴也被添加至相應IMD層中存在的金屬/通孔元件。所解說的元件被示為劃分成與“MTJ”元件并列的“邏輯”元件。更詳細地，邏輯元件被代表性地解說為遵循以上標注的通孔和金屬線，其中通孔V’x+1和V’x分別在層x+1和x中，而金屬線M’x和M’x-1分別在層x和x-1中。在MTJ側，位單元MTJ202被解說為在層x中，其具有頂部電極(TE)204和底部電極(BE)206。金屬線Mx可被耦合至層x中的TE204，金屬線Mx可通過對層x中的頂部通孔top_Vx(頂_Vx)的可任選使用被進一步耦合至層x+1中的通孔Vx+1。層x中的蓋層Cap3x(蓋3x)是用于隔離和形成用于金屬線Mx的金屬島的可任選特征。BE206可通過通孔Vx被耦合至層x-1中的金屬線Mx-1。邏輯側和MTJ側元件兩者共有的是分別在層x-1、x和x+1中的IMD層IMDx-1、IMDx和IMDx+1。這些IMD層由所描繪的實施例中的一個或多個蓋層來分隔。絕緣蓋層是用于金屬線的擴散阻擋層并且可從諸如SiC、SiN膜等的絕緣體形成。更具體地，一個或多個底部蓋層(底-蓋1-2)分隔IMD層IMDx-1和IMDx+1，而一個或多個頂部蓋層(頂-蓋1-2)分隔IMD層IMDx和IMDx+1。盡管圖2的存儲器器件200描繪了針對當前技術的Li中的邏輯和MTJ側元件的穩(wěn)健和有效集成，但是技術進步對層x-1、x和x+1的每一者中的最大可用高度施加了甚至越來越多的約束。層的高度可被視為約束這些層的蓋層之間的分隔。例如，層x的高度可根據底部蓋層(底-蓋1-2)和頂部蓋層(頂-蓋1-2)之間的距離來觀察。隨著將來技術演進到20nm、16nm、10nm和之后的領域，例如，層x的高度可縮小為達到小至層x的高度將幾乎不能足夠在邏輯側容適通孔V’x和金屬M’x的尺寸。如上所提及的，這是因為金屬線和通孔可隨著技術演進來相對快速地縮放。然而，MRAM技術不可能以相同速率來演進。換言之，隨著技術演進，如果層x的高度達到幾乎不能足夠容適通孔V’x的尺寸，則針對層x中的MTJ側容適當前解說的配置將是有高度挑戰(zhàn)性的。因此，隨著技術演進和設備大小縮小，MTJ202可被擠壓到金屬島Mx中。進一步地，金屬島Mx可能需要變薄到其中該金屬島Mx可有效地變?yōu)椴淮嬖诘狞c。盡管Li公開了其中在層x中的MTJ側上的組件可被降低以使例如BE206可被沉沒到底-蓋2中更深的實施例，但這可隨著技術演進導致其余的底部蓋層(底-蓋1)上的應力增加。另一方面，抬高MTJ側上組件的位置可開始侵入頂部x+1層。因此，出于眾多原因，用于半導體設備中的MRAM和邏輯集成的當前辦法可能對于將來技術是不可行的，因為設備尺寸持續(xù)縮小。概述示例性實施例涉及關于與縮小設備技術兼容的磁阻式隨機存取存儲器(MRAM)集成的系統(tǒng)和方法。因此，示例性MRAM器件包括通過一個或多個邏輯元件在共用層間金屬電介質(IMD)層中形成的磁性隧道結(MTJ)。MTJ連接至底部IMD層中的底部金屬線和頂部通孔，該頂部通孔連接至頂部IMD層。MTJ基本文檔來自技高網...

【技術保護點】
一種磁阻式隨機存取存儲器(MRAM)，包括：通過一個或多個邏輯元件在共用層間金屬電介質(IMD)層中形成的磁性隧道結(MTJ)，其中所述MTJ連接至底部IMD層中的底部金屬線和頂部通孔，所述頂部通孔連接至頂部IMD層，其中所述MTJ基本上在被配置成分隔所述共用IMD層和所述底部IMD層的一個或多個底部蓋層與被配置成分隔所述共用IMD層和所述頂部IMD層的一個或多個頂部蓋層之間延伸。

【技術特征摘要】
【國外來華專利技術】2013.12.17 US 14/109,2001.一種磁阻式隨機存取存儲器(MRAM)，包括：
通過一個或多個邏輯元件在共用層間金屬電介質(IMD)層中形成的磁性
隧道結(MTJ)，
其中所述MTJ連接至底部IMD層中的底部金屬線和頂部通孔，所述頂部
通孔連接至頂部IMD層，
其中所述MTJ基本上在被配置成分隔所述共用IMD層和所述底部IMD
層的一個或多個底部蓋層與被配置成分隔所述共用IMD層和所述頂部IMD層
的一個或多個頂部蓋層之間延伸。
2.如權利要求1所述的MRAM，其特征在于，所述MTJ包括自由層、
阻擋層、和釘扎層。
3.如權利要求1所述的MRAM，其特征在于，所述MTJ包括連接至
頂部電極的硬掩模，以使所述MTJ通過所述頂部電極連接至所述頂部通孔。
4.如權利要求3所述的MRAM，其特征在于，包括被配置成分隔所
述共用IMD層和所述底部IMD層的兩個底部蓋層，并且其中所述MTJ的底部
電極通過底部電極觸點連接至所述底部金屬線，其中所述底部電極觸點延伸通
過所述兩個底部蓋層兩者。
5.如權利要求4所述的MRAM，其特征在于，所述MRAM用三個掩
模制造，其中第一掩模被用于形成所述底部電極觸點，第二掩模被用于形成所
述MTJ，且第三掩模被用于形成所述頂部電極。
6.如權利要求3所述的MRAM，其特征在于，包括被配置成分隔所
述共用IMD層和所述底部IMD層的兩個底部蓋層，并且其中所述MTJ的底部
電極通過底部電極觸點連接至所述底部金屬線，其中所述底部電極觸點延伸通

\t過所述兩個底部蓋層中的僅一者。
7.如權利要求1所述的MRAM，其特征在于，所述MTJ包括硬掩模
以使所述MTJ通過所述硬掩模連接至所述頂部通孔。
8.如權利要求7所述的MRAM，其特征在于，包括被配置成分隔所
述共用IMD層和所述底部IMD層的兩個底部蓋層，并且其中所述MTJ的底部
電極通過底部電極觸點連接至所述底部金屬線，其中所述底部電極觸點延伸通
過所述兩個底部蓋層兩者。
9.如權利要求8所述的MRAM，其特征在于，所述MRAM用兩個掩
模制造，其中第一掩模被用于形成所述底部電極觸點，且第二掩模被用于形成
所述MTJ。
10.如權利要求7所述的MRAM，其特征在于，包括被配置成分隔所
述共用IMD層和所述底部IMD層的兩個底部蓋層，并且其中所述MTJ的底部
電極通過底部電極觸點連接至所述底部金屬線，其中所述底部電極觸點延伸通
過所述兩個底部蓋層中的僅一者。
11.如權利要求1所述的MRAM，其特征在于，所述邏輯元件包括在
所述共用IMD層中形成的通孔和金屬線中的一者或多者。
12.如權利要求1所述的MRAM，其特征在于，進一步包括被配置成
圍繞所述MTJ的保護性側蓋。
13.一種通過一個或多個邏輯元件在共用層間金屬電介質(IMD)層中
形成磁性隧道結(MTJ)的方法，所述方法包括：
在底部IMD層中形成底部金屬線；
形成分隔所述共用IMD層和所述底部IMD層的一個或多個底部蓋層；
形成耦合至所述底部金屬線的底部電極觸點；
在所述底部電極觸點上形成所述MTJ；
形成分隔所述共用IMD層和頂部IMD層...

【專利技術屬性】
技術研發(fā)人員：X·李，Y·陸，S·H·康，
申請(專利權)人：高通股份有限公司，
類型：發(fā)明
國別省市：美國;US