穿主體過孔隔離的共軸電容器及其形成技術(shù)制造技術(shù)

公開了用于在半導(dǎo)體管芯中形成穿主體過孔(TBV)隔離的共軸電容器的技術(shù)。在一些實施例中，利用所公開的技術(shù)提供的圓柱形電容器可以包括，例如由電介質(zhì)材料和外導(dǎo)體板環(huán)繞的導(dǎo)電TBV。例如，根據(jù)一些實施例，可以形成TBV和外板，以便在共軸配置中彼此自對準(zhǔn)。公開的電容器可以貫穿主管芯的主體，使得它的端子可以在其上表面和/或下表面上可及。因此，在一些情況下，根據(jù)一些實施例，主管芯可以與另一個管芯電連接，以提供管芯疊置體或其它三維集成電路(3D?IC)。在一些情況下，例如，可以利用公開的電容器來提供開關(guān)式電容器電壓調(diào)節(jié)器(SCVR)中的集成電容。

【技術(shù)實現(xiàn)步驟摘要】
【國外來華專利技術(shù)】
技術(shù)介紹
深亞微米工藝節(jié)點(例如，32nm或更小)中的集成電路設(shè)計涉及到許多并非無關(guān)緊要的挑戰(zhàn)，并且對于集成電容而言三維集成面臨著特別的復(fù)雜化。持續(xù)的工藝縮放往往會加重這種問題。附圖說明圖1A-1C分別圖示了根據(jù)本公開內(nèi)容的實施例而配置的穿主體過孔(TBV)隔離共軸電容器的透視圖、側(cè)截面圖和俯視圖。圖2圖示了根據(jù)本公開內(nèi)容的實施例而配置的包括TBV隔離共軸電容器的三維(3D)管芯疊置體的側(cè)截面圖。圖3是根據(jù)本公開內(nèi)容的實施例，可以利用一個或多個TBV隔離的共軸電容器的示例性開關(guān)式電容器電壓調(diào)節(jié)器(SCVR)的電路圖。圖4A是根據(jù)本公開內(nèi)容的實施例的集成電路(IC)的截面圖。圖4B是根據(jù)本公開內(nèi)容的實施例的在其中形成外板開口之后的圖4A的IC的截面圖。圖4C是根據(jù)本公開內(nèi)容的實施例的在去除任何剩余的圖案化抗蝕劑層和硬掩模層之后并且在形成絕緣體層、阻擋/種層和金屬層之后的圖4B的IC的截面圖。圖4D是根據(jù)本公開內(nèi)容的實施例的在平面化之后的圖4C的IC的截面圖。圖4E是根據(jù)本公開內(nèi)容的實施例的在形成硬掩模層和抗蝕劑層之后的圖4D的IC的截面圖。圖4F是根據(jù)本公開內(nèi)容的實施例的在形成內(nèi)板開口之后的圖4E的IC的截面圖。圖4G是根據(jù)本公開內(nèi)容的實施例的在去除任何剩余的圖案化抗蝕劑層和硬掩模層之后并且在形成阻擋層、電介質(zhì)層、阻擋/種層和金屬層之后的圖4F的IC的截面圖。圖4H是根據(jù)本公開內(nèi)容的實施例的在平面化之后的圖4G的IC的截面圖。圖4I是根據(jù)本公開內(nèi)容的實施例的在形成一個或多個后端層和金屬凸塊層之后的圖4H的IC的截面圖。圖4J是根據(jù)本公開內(nèi)容的實施例的在沉積粘合層并與載體襯底結(jié)合之后的圖4I的IC的截面圖。圖4K是根據(jù)本公開內(nèi)容的實施例的在其減薄之后的圖4J的IC的截面圖。圖4L是根據(jù)本公開內(nèi)容的實施例的在形成電介質(zhì)層和抗蝕劑層之后的圖4K的IC的截面圖。圖4M是根據(jù)本公開內(nèi)容的實施例的在對介質(zhì)層圖案化之后的圖4L的IC的截面圖。圖4N是根據(jù)本公開內(nèi)容的實施例的在去除任何剩余圖案化抗蝕劑層，并形成阻擋/粘附層、一個或多個再分布層(RDL)、電介質(zhì)層和表面拋光層之后的圖4M的IC的截面圖。圖4O是根據(jù)本公開內(nèi)容的實施例的在對載體襯底脫粘之后的圖4N的IC的截面圖。圖5示出了根據(jù)示例性實施例的利用公開的技術(shù)形成的集成電路結(jié)構(gòu)或器件所實施的計算系統(tǒng)。通過結(jié)合本文所描述的附圖來閱讀以下具體實施方案，將更好地理解這些實施例的這些和其它特征。在附圖中，可以由相同標(biāo)號來表示各圖中圖示的每個等同或接近等同的部件。出于清晰的目的，并未在每幅圖中標(biāo)記每個部件。此外，將要認(rèn)識到，附圖未必是按比例繪制的或旨在將所描述的實施例限制到所示的特定構(gòu)造。例如，盡管一些圖一般性示出了直線、直角和光滑表面，但給定制造工藝的現(xiàn)實限制，所公開的技術(shù)的實際實施方式可能并非是完美的直線、直角等，并且一些特征可能具有表面拓?fù)浣Y(jié)構(gòu)或不是光滑的。簡而言之，提供附圖僅僅是為了示出示例性結(jié)構(gòu)。具體實施方式公開了用于在半導(dǎo)體管芯中形成穿主體過孔(TBV)隔離的共軸電容器的技術(shù)。在一些實施例中，利用所公開的技術(shù)提供的圓柱形電容器可以包括，例如由電介質(zhì)材料和外導(dǎo)體板環(huán)繞的導(dǎo)電TBV。根據(jù)一些實施例，例如，TBV和外板可以形成為在共軸布置中彼此自對準(zhǔn)。公開的電容器可以延伸穿過主管芯的主體，使得它的端子在其上表面和/或下表面上可及。因此，在一些情況下，根據(jù)一些實施例，主管芯可以與另一個管芯電連接，以提供管芯疊置體或其它三維集成電路(3DIC)。在一些情況下，例如，可以利用所公開的電容器來提供開關(guān)式電容器電壓調(diào)節(jié)器(SCVR)中的集成電容。根據(jù)本公開內(nèi)容，許多其它構(gòu)造、變化和應(yīng)用將顯而易見。概述現(xiàn)有的開關(guān)式電容器電壓調(diào)節(jié)器(SCVR)設(shè)計典型地利用金屬-絕緣體-金屬(MIM)電容器來提供集成電容。然而，作為結(jié)果，現(xiàn)有的SCVR一般遭受顯著的電串聯(lián)電阻(ESR)。此外，對于這些SCVR設(shè)計，它們的MIM電容器通常位于有源金屬疊置體內(nèi)的最高金屬層，并且因此其到下方金屬化有源電路元件的連接涉及穿越金屬疊置體。這增加了顯著的互連電阻(例如，接觸電阻)，反過來導(dǎo)致主SCVR更高的損耗和受限的電流密度能力。此外，對于給定負(fù)載兩端的分布式電壓調(diào)節(jié)器實施方式，現(xiàn)有的SCVR設(shè)計典型地需要負(fù)載和電壓調(diào)節(jié)器的共同設(shè)計/布線以及金屬資源的分配。這增加了設(shè)計難度，尤其是在細(xì)顆粒電壓域存在時。因此，并且根據(jù)本公開內(nèi)容的一些實施例，公開了用于在半導(dǎo)體管芯中形成穿主體過孔(TBV)隔離的共軸電容器的技術(shù)。根據(jù)一些實施例，利用所公開技術(shù)提供的電容器可以包括，例如，由電介質(zhì)材料(例如，高k電介質(zhì)、低k電介質(zhì)或其它材料)和(例如，較低導(dǎo)電率的)外金屬板所環(huán)繞的導(dǎo)電TBV。使用公開的技術(shù)，根據(jù)一些實施例，例如，圓柱形電容器的TBV和外板可以形成為在共軸配置中彼此自對準(zhǔn)。如本文所描述而配置的電容器可以延伸穿過主管芯的主體，使得它的端子在其上表面和/或下表面上可及。根據(jù)一些實施例，利用本構(gòu)造，主管芯可以與下鄰和/或上鄰的管芯電連接，例如，以提供三維管芯疊置體或其它三維集成電路(3DIC)。在一些情況下，例如，如本文所描述而配置的電容器可以通過其一個或多個再分布層(RDL)與主管芯疊置體的其它電路部件電連接。在一些其它情況下，例如，可以利用主管芯疊置體的有源金屬層對公開的電容器進行電連接。在一些情況下，例如，可以利用如本文所描述而配置的電容器來將第一管芯有源前側(cè)上的一個或多個互連層與第二相鄰管芯的有源前側(cè)上的一個或多個互連層電連接。根據(jù)本公開內(nèi)容，許多適當(dāng)?shù)臉?gòu)造將是顯而易見的。根據(jù)一些實施例，例如，可以利用如本文所描述而配置的電容器來在完全集成的開關(guān)式電容器電壓調(diào)節(jié)器(SCVR)模塊中提供集成電容。即，根據(jù)一些實施例，可以利用如本文所描述而配置的TBV隔離共軸電容器來替代SCVR架構(gòu)中傳統(tǒng)上包括的MIM電容器。所公開的TBV隔離共軸電容器適于該目的可以至少部分基于多種因素的任一種。例如，單個TBV的電阻相對較小(例如，在一些情況下，在毫歐的量級)并與其截面面積成反比。同樣，例如，可以通過調(diào)諧電介質(zhì)材料的介電常數(shù)和/或TBV的直徑/寬度來控制所公開電容器的電容。此外，因為可以將TBV電容器與管芯疊置體的有源層相鄰設(shè)置，所以可以形成到切換晶體管的連接而不穿越整個金屬疊置體和過孔，從而導(dǎo)致路徑中更低的電阻。因此，在一些情況下，例如，與典型的基于MIM的本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種集成電路，包括：半導(dǎo)體層；以及形成于所述半導(dǎo)體層內(nèi)的電容器，所述電容器包括：導(dǎo)電的穿主體過孔(TBV)；環(huán)繞所述TBV并且與所述TBV共軸布置的導(dǎo)電板；以及設(shè)置于所述TBV和所述板之間的電介質(zhì)層。

【技術(shù)特征摘要】
【國外來華專利技術(shù)】1.一種集成電路，包括：
半導(dǎo)體層；以及
形成于所述半導(dǎo)體層內(nèi)的電容器，所述電容器包括：
導(dǎo)電的穿主體過孔(TBV)；
環(huán)繞所述TBV并且與所述TBV共軸布置的導(dǎo)電板；以及
設(shè)置于所述TBV和所述板之間的電介質(zhì)層。
2.根據(jù)權(quán)利要求1所述的集成電路，其中，所述電容器從所述半導(dǎo)體層的上表面到所述
半導(dǎo)體層的下表面延伸穿過所述半導(dǎo)體層。
3.根據(jù)權(quán)利要求1所述的集成電路，其中，所述電容器具有大約6-30μm的范圍內(nèi)的寬
度/直徑。
4.根據(jù)權(quán)利要求1所述的集成電路，其中，所述TBV具有大約2-10μm的范圍內(nèi)的寬度/直
徑，并且其中，所述電介質(zhì)層具有大約50-200nm的范圍內(nèi)的厚度。
5.根據(jù)權(quán)利要求1所述的集成電路，其中，所述電介質(zhì)層具有大于或等于大約3.9的介
電常數(shù)(k值)。
6.根據(jù)權(quán)利要求1所述的集成電路，其中，所述電介質(zhì)層具有小于大約3.9的介電常數(shù)
(k值)。
7.根據(jù)權(quán)利要求1所述的集成電路，還包括形成于所述半導(dǎo)體層的表面上方的前端晶
體管層。
8.根據(jù)權(quán)利要求1所述的集成電路，還包括形成于所述半導(dǎo)體層的表面上方的金屬再
分布層(RDL)，其中，所述RDL與所述TBV和/或所述板的至少其中之一電子接觸。
9.根據(jù)權(quán)利要求1所述的集成電路，還包括形成于所述半導(dǎo)體層的表面上方的后端層，
其中，所述后端層與所述TBV和/或所述板的至少其中之一電子接觸。
10.根據(jù)權(quán)利要求9所述的集成電路，其中，所述后端層包括布線層、鈍化層和/或金屬
再分布層(RDL)的至少其中之一。
11.根據(jù)權(quán)利要求9所述的集成電路，其中，所述后端層包括隨機存取存儲器器件。
12.根據(jù)權(quán)利要求9所述的集成電路，還包括形成于所述后端層上方的表面拋光層。
13.根據(jù)權(quán)利要求1-12中的任一項所述的集成電路，還包括結(jié)合到所述集成電路的載
體襯底。
14.一種開關(guān)式電容器電壓調(diào)節(jié)器(SCVR)，包括根據(jù)權(quán)利要求1-12中的任一項所述的
集成電路。
15.一種形成集成電路的方法，所述方法包括：
在半導(dǎo)體層內(nèi)形成導(dǎo)電板；
在由所述板界定的內(nèi)部...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：K·J·李，R·薩拉斯沃特，U·齊爾曼，N·P·考利，A·舍費爾，R·賈殷，G·德勒格，
申請(專利權(quán))人：英特爾公司，
類型：發(fā)明
國別省市：美國;US