一種信號環路檢測電路制造技術

本實用新型專利技術公開一種信號環路檢測電路，通過計數器產生特定的計數信號序列并配合巧妙的邏輯運算電路，計數信號依次為：01、00、10、11，邏輯運算電路設計為：在集成電路上電或啟動時，輸出的控制信號check_ok＝1；信號環路為完整狀態時，檢測完成后輸出的控制信號check_ok＝1；信號環路為切斷狀態時，檢測完成后輸出的控制信號check_ok＝0；僅在計數器的計數信號為11時，輸出的檢測完成信號check_ready＝1，此時輸出的控制信號check_ok有效。本實用新型專利技術可以在集成電路進行初始化信息配置時，通過檢測信號環路是否完整，進入不同的工作模式，進而選擇加載不同的配置信息。

【技術實現步驟摘要】
201521144361

【技術保護點】
一種信號環路檢測電路，用于在上電或啟動時對集成電路信號環路完整性進行檢測，其特征在于：包括時鐘單元、計數器和邏輯運算電路；時鐘單元為計數器提供時鐘，計數器在集成電路復位完成后開始計數，依次產生：01、00、10、11的計數信號，計數器的高位計數信號check_cnt[1]作為輸出檢測信號check_out提供給信號環路的輸入端；邏輯運算電路對計數器的低位計數信號check_cnt[0]、高位計數信號check_cnt[1]、所述檢測信號check_out及信號環路輸出端提供的輸入檢測信號check_in進行邏輯運算并輸出控制信號check_ok和檢測完成信號check_ready，邏輯運算電路設計為：在集成電路上電或啟動時，輸出的控制信號check_ok＝1；信號環路為完整狀態時，檢測完成后輸出的控制信號check_ok＝1；信號環路為切斷狀態時，檢測完成后輸出的控制信號check_ok＝0；僅在計數器的計數信號為11時，輸出的檢測完成信號check_ready＝1，此時輸出的控制信號check_ok有效。

【技術特征摘要】
1.一種信號環路檢測電路，用于在上電或啟動時對集成電路信號環路完整
性進行檢測，其特征在于：包括時鐘單元、計數器和邏輯運算電路；時鐘單元
為計數器提供時鐘，計數器在集成電路復位完成后開始計數，依次產生：01、
00、10、11的計數信號，計數器的高位計數信號check_cnt[1]作為輸出檢測信號
check_out提供給信號環路的輸入端；邏輯運算電路對計數器的低位計數信號
check_cnt[0]、高位計數信號check_cnt[1]、所述檢測信號check_out及信號環路
輸出端提供的輸入檢測信號check_in進行邏輯運算并輸出控制信號check_ok和
檢測完成信號check_ready，邏輯運算電路設計為：在集成電路上電或啟動時，
輸出的控制信號check_ok＝1；信號環路為完整狀態時，檢測完成后輸出的控制
信號check_ok＝1；信號環路為切斷狀態時，檢測完成后輸出的控制信號
check_ok＝0；僅在計數器的計數信號為11時，輸出的檢...

【專利技術屬性】
技術研發人員：趙旺，
申請(專利權)人：珠海市一微半導體有限公司，
類型：新型
國別省市：廣東;44