一種IC PMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測(cè)試電路制造技術(shù)

本實(shí)用新型專利技術(shù)涉及一種IC?PMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測(cè)試電路，包括DC?DC、CPLD、第一負(fù)載開(kāi)關(guān)、第二負(fù)載開(kāi)關(guān)、第三負(fù)載開(kāi)關(guān)、第一緩啟電路、第二緩啟電路、第一二極管、第二二極管、第三二極管、待測(cè)試IC和輔助測(cè)試PC，本實(shí)用新型專利技術(shù)通過(guò)CPLD對(duì)待測(cè)試IC的PMU模塊的上電、上下電間隔和上下電次數(shù)進(jìn)行設(shè)置，進(jìn)而控制待測(cè)試IC上電和下電；采用輔助測(cè)試PC對(duì)待測(cè)試IC的上電延遲和上下電結(jié)果進(jìn)行監(jiān)測(cè)，并通過(guò)與CPLD中設(shè)置的上下電次數(shù)進(jìn)行對(duì)比判斷測(cè)試是否成功，從而實(shí)現(xiàn)待測(cè)試IC的PMU模塊上電時(shí)間及系統(tǒng)反復(fù)上下電穩(wěn)定性測(cè)試，本新型電路設(shè)計(jì)簡(jiǎn)單、成本低、應(yīng)用面較廣和簡(jiǎn)單易用的特點(diǎn)，可取代常規(guī)程控電源供電的測(cè)試方法。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本技術(shù)涉及IC
，特別涉及一種IC PMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測(cè)試電路。
技術(shù)介紹
IC電源及系統(tǒng)上下電穩(wěn)定性測(cè)試是IC驗(yàn)證中必不可少的一個(gè)環(huán)節(jié)，常用驗(yàn)證方法為使用程控電源或?qū)Ｓ玫纳舷码娫O(shè)備進(jìn)行控制，程控電源價(jià)格昂貴，且因其內(nèi)部電路比較復(fù)雜、容性負(fù)載較大，上電時(shí)間固定且變化緩慢，導(dǎo)致驗(yàn)證測(cè)試受限。
技術(shù)實(shí)現(xiàn)思路
本技術(shù)目的是提供一種IC PMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測(cè)試電路，解決現(xiàn)有技術(shù)中存在的上述問(wèn)題。本技術(shù)解決上述技術(shù)問(wèn)題的技術(shù)方案如下：一種IC PMU(電源管理單元)上電時(shí)間及反復(fù)上下電穩(wěn)定性測(cè)試電路，包括DC-DC、CPLD(復(fù)雜可編程邏輯器件)、第一負(fù)載開(kāi)關(guān)、第二負(fù)載開(kāi)關(guān)、第三負(fù)載開(kāi)關(guān)、第一緩啟電路、第二緩啟電路、第一二極管、第二二極管、第三二極管、待測(cè)試IC和輔助測(cè)試PC，所述DC-DC的輸出端分別與所述CPLD、第一負(fù)載開(kāi)關(guān)、第二負(fù)載開(kāi)關(guān)和第三負(fù)載開(kāi)關(guān)的VDD端電連接，所述CPLD的IO1端、IO2端和IO3端分別與所述第一負(fù)載開(kāi)關(guān)、第二負(fù)載開(kāi)關(guān)和第三負(fù)載開(kāi)關(guān)的PWR_EN端電連接，所述第一負(fù)載開(kāi)關(guān)的輸出端與所述第一二極管的陽(yáng)極電連接，所述第二負(fù)載開(kāi)關(guān)的輸出端串聯(lián)第一緩啟電路后與所述第 二二極管的陽(yáng)極電連接，所述第三負(fù)載開(kāi)關(guān)的輸出端串聯(lián)第二緩啟電路后與所述第三二極管的陽(yáng)極電連接，所述第一二極管、第二二極管、第三二極管的陰極均與所述待測(cè)試IC的PMU模塊的VDD_LDO_IN端電連接，所述待測(cè)試IC與所述輔助測(cè)試PC電連接。本技術(shù)的有益效果是：通過(guò)CPLD對(duì)待測(cè)試IC的PMU模塊的上電、上下電間隔和上下電次數(shù)進(jìn)行設(shè)置，進(jìn)而控制待測(cè)試IC上電和下電；采用輔助測(cè)試PC對(duì)待測(cè)試IC的上電延遲和上下電結(jié)果進(jìn)行監(jiān)測(cè)，并通過(guò)與CPLD中設(shè)置的上下電次數(shù)進(jìn)行對(duì)比判斷測(cè)試是否成功，從而實(shí)現(xiàn)待測(cè)試IC的PMU模塊上電時(shí)間及系統(tǒng)反復(fù)上下電穩(wěn)定性測(cè)試，本新型電路設(shè)計(jì)簡(jiǎn)單、成本低、應(yīng)用面較廣和簡(jiǎn)單易用的特點(diǎn)，可取代常規(guī)程控電源供電的測(cè)試方法。在上述技術(shù)方案的基礎(chǔ)上，本技術(shù)還可以做如下改進(jìn)。進(jìn)一步，所述第一緩啟電路和第二緩啟電路均包括NMOS管、PMOS管、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第一電容、第二電容、第三電容和第四電容；所述第一電阻的一端與所述NMOS管的源極電連接，另一端與所述PMOS管的柵極；所述PMOS管的柵極和所述第一電阻的公共端分別電連接第二電阻的一端和第二電容的一端，所述第二電阻的另一端、所述第二電容的另一端和所述PMOS管的源極均接地；所述NMOS管的柵極與所述NMOS管的漏極間依次串聯(lián)所述第三電阻、第五電阻和第三電容；所述第四電阻的一端與所述PMOS管的漏極電連接，另一端與所述第三電阻和所述第五電阻的公共端電連接；所述第一電容的一端與所述第一電阻和所述NMOS管的源極的公共端電連接，另一端接地；所述第四電容的一端與所述第三電容和所述NMOS管的漏極的公共端電連接，另一端接地；所述第一電阻和所述第一電容的公共端為所述緩啟電路的VDD_IN端，所述第三電容和所述第四電容的公共端為所述緩啟電路的VDD_OUT端。采用上述進(jìn)一步方案的有益效果是，緩啟電路采用MOS管加外圍器件來(lái) 實(shí)現(xiàn)控制，MOS管具有低導(dǎo)通電阻及電壓驅(qū)動(dòng)特性，使得控制電路簡(jiǎn)單，只需加幾個(gè)外部無(wú)源器件即可工作。進(jìn)一步，所述DC-DC為Buck電路(降壓式變換電路)。進(jìn)一步，所述待測(cè)試IC與所述輔助測(cè)試PC采用RS-232接口電連接。進(jìn)一步，還包括第六電阻，所述第六電阻的一端與所述PMU模塊的VDD_LDO_IN端電連接，另一端接地。采用上述進(jìn)一步方案的有益效果是，為下電過(guò)程中提供快速泄放通路，加速電源下電。附圖說(shuō)明圖1為本技術(shù)一種IC PMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測(cè)試電路原理框圖；圖2為本技術(shù)一種IC PMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測(cè)試電路的緩啟電路電路圖。附圖中，各標(biāo)號(hào)所代表的部件列表如下：1、第一二極管，2、第二二極管，3、第三二極管，4、NMOS管，5、PMOS管，6、第一電阻，7、第二電阻，8、第三電阻，9第四電阻，10、第五電阻，11、第一電容，12、第二電容，13、第三電容，14、第四電容，15、第六電阻。具體實(shí)施方式以下結(jié)合附圖對(duì)本技術(shù)的原理和特征進(jìn)行描述，所舉實(shí)例只用于解釋本技術(shù)，并非用于限定本技術(shù)的范圍。如圖1所示，一種IC PMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測(cè)試電路，包括DC-DC、CPLD、第一負(fù)載開(kāi)關(guān)、第二負(fù)載開(kāi)關(guān)、第三負(fù)載開(kāi)關(guān)、第一緩啟 電路、第二緩啟電路、第一二極管1、第二二極管2、第三二極管3、待測(cè)試IC和輔助測(cè)試PC，所述DC-DC的輸出端分別與所述CPLD、第一負(fù)載開(kāi)關(guān)、第二負(fù)載開(kāi)關(guān)和第三負(fù)載開(kāi)關(guān)的VDD端電連接，所述CPLD的IO1端、IO2端和IO3端分別與所述第一負(fù)載開(kāi)關(guān)、第二負(fù)載開(kāi)關(guān)和第三負(fù)載開(kāi)關(guān)的PWR_EN端電連接，所述第一負(fù)載開(kāi)關(guān)的輸出端與所述第一二極管1的陽(yáng)極電連接，所述第二負(fù)載開(kāi)關(guān)的輸出端串聯(lián)第一緩啟電路后與所述第二二極管2的陽(yáng)極電連接，所述第三負(fù)載開(kāi)關(guān)的輸出端串聯(lián)第二緩啟電路后與所述第三二極管3的陽(yáng)極電連接，所述第一二極管1、第二二極管2、第三二極管3的陰極均與所述待測(cè)試IC的PMU模塊的VDD_LDO_IN端電連接，所述待測(cè)試IC與所述輔助測(cè)試PC電連接。通過(guò)所述CPLD對(duì)待測(cè)試IC的PMU模塊的上電、上下電間隔和上下電次數(shù)進(jìn)行設(shè)置，進(jìn)而控制待測(cè)試IC上電和下電。所述第一負(fù)載開(kāi)關(guān)、第二負(fù)載開(kāi)關(guān)和第三負(fù)載開(kāi)關(guān)分別為各支路上電控制電路，若該待測(cè)試IC使能信號(hào)拉高，則打開(kāi)支路電源，若該芯片使能信號(hào)為低，則關(guān)閉支路電源。所述第一二極管1、第二二極管2和第三二極管3為兼容設(shè)計(jì)器件，可防止某一支路上電其它支路未上電的情況下倒灌到其它支路電源上。所述第一緩啟電路和第二緩啟電路為相同緩啟電路，主要實(shí)現(xiàn)防抖動(dòng)延時(shí)上電及緩啟功能。如圖2所示，所述第一緩啟電路和第二緩啟電路均包括NMOS管4、PMOS管5、第一電阻6、第二電阻7、第三電阻8、第四電阻9、第五電阻10、第一電容11、第二電容12、第三電容13和第四電容14；所述第一電阻6的一端與所述NMOS管4的源極電連接，另一端與所述PMOS管5的柵極；所述PMOS管5的柵極和所述第一電阻6的公共端分別電連接第二電阻7的一端和第二電容12的一端，所述第二電阻7的另一端、所述第二電容12的另一端和所述PMOS管5的源極均接地；所述NMOS管4的柵極與 所述NMOS管4的漏極間依次串聯(lián)所述第三電阻8、第五電阻10和第三電容13；所述第四電阻9的一端與所述PMOS管5的漏極電連接，另一端與所述第三電阻8和所述第五電阻10的公共端電連接；所述第一電容11的一端與所述第一電阻6和所述NMOS管4的源極的公共端電連接，另一端接地，為去耦電容；所述第四電容14的一端與所述第三電容13和所述NMOS管4的漏極的公共端電連接，另一端接地，也為去耦電容；所述第一電阻6和所述第一電容11的公共端為所述緩啟電路的VDD_IN端，所述第三電容13和所述第四電容14的公共端為所述緩啟電路的VDD_OUT端。所述緩啟電路主要用于調(diào)節(jié)支路電源上電時(shí)間，通過(guò)調(diào)節(jié)內(nèi)部電路阻容參數(shù)以及根據(jù)Vgs本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種IC?PMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測(cè)試電路，其特征在于，包括DC?DC、CPLD、第一負(fù)載開(kāi)關(guān)、第二負(fù)載開(kāi)關(guān)、第三負(fù)載開(kāi)關(guān)、第一緩啟電路、第二緩啟電路、第一二極管(1)、第二二極管(2)、第三二極管(3)、待測(cè)試IC和輔助測(cè)試PC，所述DC?DC的輸出端分別與所述CPLD、第一負(fù)載開(kāi)關(guān)、第二負(fù)載開(kāi)關(guān)和第三負(fù)載開(kāi)關(guān)的VDD端電連接，所述CPLD的IO1端、IO2端和IO3端分別與所述第一負(fù)載開(kāi)關(guān)、第二負(fù)載開(kāi)關(guān)和第三負(fù)載開(kāi)關(guān)的PWR_EN端電連接，所述第一負(fù)載開(kāi)關(guān)的輸出端與所述第一二極管(1)的陽(yáng)極電連接，所述第二負(fù)載開(kāi)關(guān)的輸出端串聯(lián)第一緩啟電路后與所述第二二極管(2)的陽(yáng)極電連接，所述第三負(fù)載開(kāi)關(guān)的輸出端串聯(lián)第二緩啟電路后與所述第三二極管(3)的陽(yáng)極電連接，所述第一二極管(1)、第二二極管(2)、第三二極管(3)的陰極均與所述待測(cè)試IC的PMU模塊的VDD_LDO_IN端電連接，所述待測(cè)試IC與所述輔助測(cè)試PC電連接。

【技術(shù)特征摘要】
1.一種IC PMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測(cè)試電路，其特征在于，包括DC-DC、CPLD、第一負(fù)載開(kāi)關(guān)、第二負(fù)載開(kāi)關(guān)、第三負(fù)載開(kāi)關(guān)、第一緩啟電路、第二緩啟電路、第一二極管(1)、第二二極管(2)、第三二極管(3)、待測(cè)試IC和輔助測(cè)試PC，所述DC-DC的輸出端分別與所述CPLD、第一負(fù)載開(kāi)關(guān)、第二負(fù)載開(kāi)關(guān)和第三負(fù)載開(kāi)關(guān)的VDD端電連接，所述CPLD的IO1端、IO2端和IO3端分別與所述第一負(fù)載開(kāi)關(guān)、第二負(fù)載開(kāi)關(guān)和第三負(fù)載開(kāi)關(guān)的PWR_EN端電連接，所述第一負(fù)載開(kāi)關(guān)的輸出端與所述第一二極管(1)的陽(yáng)極電連接，所述第二負(fù)載開(kāi)關(guān)的輸出端串聯(lián)第一緩啟電路后與所述第二二極管(2)的陽(yáng)極電連接，所述第三負(fù)載開(kāi)關(guān)的輸出端串聯(lián)第二緩啟電路后與所述第三二極管(3)的陽(yáng)極電連接，所述第一二極管(1)、第二二極管(2)、第三二極管(3)的陰極均與所述待測(cè)試IC的PMU模塊的VDD_LDO_IN端電連接，所述待測(cè)試IC與所述輔助測(cè)試PC電連接。2.根據(jù)權(quán)利要求1所述一種IC PMU上電時(shí)間及反復(fù)上下電穩(wěn)定性測(cè)試電路，其特征在于，所述第一緩啟電路和第二緩啟電路均包括NMOS管(4)、PMOS管(5)、第一電阻(6)、第二電阻(7)、第三電阻(8)、第四電阻(9)、第五電阻(10)、第一電容(11)、第二電容(12)、第三電容(13)和第四電容(14)；所述第一電阻(6)的一端與所述NMOS管(4)的源極電連接，另一端與所述PMOS管(5)的柵極；所述PMOS管(5...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：周國(guó)超，范亞男，
申請(qǐng)(專利權(quán))人：武漢夢(mèng)芯科技有限公司，
類型：新型
國(guó)別省市：湖北;42