電源電壓上電檢測電路及其檢測上電的實現方法技術

本發明專利技術提供一種電源電壓上電檢測電路及其檢測上電的實現方法，所述電源電壓上電檢測電路至少包括：電源電壓檢測電路，與所述電源電壓檢測電路連接的電壓比較器電路，以及與所述電壓比較器電路連接的電平轉換電路。本發明專利技術的電源電壓上電檢測電路，避免了輸出電壓出現的抖動和翻轉現象，同時有效地提高了電路輸出電壓的驅動能力；其閾值電壓隨溫度的變化小，具有高精度、低溫度系數的特點；其結構簡單，功耗小，有效降低了現有電路的復雜度，減小了電路的功耗。本發明專利技術的電源電壓上電檢測電路檢測上電的實現方法，方法簡單，檢測上電速度快，有效提高了檢測效率，同時避免了在檢測上電時，電源電壓上電檢測電路的閾值電壓隨溫度變化大而導致的精度低的問題。

【技術實現步驟摘要】

本專利技術涉及模擬集成電路
，特別是涉及一種電源電壓上電檢測電路及其檢測上電的實現方法。
技術介紹
電源電壓上電檢測電路被廣泛運用于集成電路系統之中，其主要功能是檢測系統電源電壓上電時是否已經高于一個閾值電壓，并且為其他電路提供一個上電置位信號。當系統電源電壓上升至閾值電壓以前，此上電置位信號使得系統中其他電路處于一個固定的初始化狀態，不會出現由于電源電壓過低而導致的錯誤狀態；當系統電源電壓升至閾值電壓以后，上電檢測電路提供的上電置位信號狀態發生改變，使得系統中其他電路可以開始正常工作。請參考圖1(a)-圖1(c)所示為一傳統的電源電壓上電檢測電路實現方式及其工作電壓波形示意圖。如圖1(a)所示，其主要包括一個由電阻R、電容C組成的RC延遲電路和一個邏輯反相器。由其工作電壓波形示意圖1(b)可知，由于RC延遲電路的延遲作用，電源電壓上電時邏輯反相器的輸入端電壓Vs1上升速度將會慢于電源電壓VCC的上升速度，邏輯反相器的輸出電壓VPOR1為VCC；經過延遲時間td1后，邏輯反相器的輸入電壓Vs1高于其翻轉閾值電壓，反相器的輸出電壓VPOR1從VCC跳變為0。該電源電壓上電檢測電路的主要缺點為，其輸出電壓狀態變化時所對應的電源電壓，即該電源電壓上電檢測電路的閾值電壓，會因為電源電壓VCC的上電速度而改變，精度較低。如圖1(c)所示，當電源電壓VCC’的上電速度慢于圖1(b)中電源電壓VCC的上電速度時，此檢測電路的輸出電壓VPOR1’狀態跳變時的延遲時間td1’以及所對應的電源電壓(即該電源電壓上電檢測電路的閾值電壓)均與圖1(b)有較大差別。圖2(a)和圖2(b)所示為另一傳統電源電壓上電檢測電路實現方式及其工作電壓波形示意圖。如圖2(a)所示，其主要由電源電壓分壓電路、帶隙基準電壓產生電路以及一個電壓比較器構成。其工作原理如圖2(b)所示，當電源電壓VCC上升時，帶隙基準電壓產生電路將產生一個穩定的參考電壓Vref；同時，由電阻R1、R2構成的電源電壓分壓電路將產生一個與電源電壓成比例的電壓Vs2，Vs2＝VCC*R2/(R1+R2)。電壓比較器將比較Vs2與參考電壓Vref的大小，當Vs2低于參考電壓Vref時，電壓比較器的輸出電壓VPOR2為電源電壓VCC；當電源電壓VCC上升至一定值，從而使得Vs2高于參考電壓Vref時，電壓比較器的輸出電壓VPOR2將跳變為0。因此，該電源電壓上電檢測電路的閾值電壓為
Vref*(R1+R2)/R2。該電源電壓上電檢測電路的基準電壓Vref由帶隙基準電壓產生電路產生，因此該電源電壓上電檢測電路的閾值電壓非常精準。但是其結構比較復雜，帶隙基準電壓產生電路以及電壓比較器會消耗較大的功耗，應用范圍受到很大限制。因此，如何設計電源電壓上電檢測電路，使其閾值電壓的精度提高、電路的復雜度降低、電路的功耗更小，是亟待解決的問題。
技術實現思路
鑒于以上所述現有技術的缺點，本專利技術的目的在于提供一種電源電壓上電檢測電路及其檢測上電的實現方法，用于解決現有技術中的電源電壓上電檢測電路的閾值電壓精度低或者電路結構復雜，功耗大，應用范圍受限的問題。為實現上述目的及其他相關目的，本專利技術提供一種電源電壓上電檢測電路，所述電源電壓上電檢測電路至少包括：電源電壓檢測電路，用于檢測電源電壓的大小，并提供與所述電源電壓的大小正相關的第一電壓和第二電壓；電壓比較器電路，與所述電源電壓檢測電路連接，其主要包括NMOS晶體管輸入對和與所述NMOS晶體管輸入對連接的電流鏡像電路；其中，所述電壓比較器電路用于檢測所述第一電壓和所述第二電壓的值，并通過所述NMOS晶體管輸入對將所述第一電壓和所述第二電壓轉換為第一電流和第二電流，然后通過所述電流鏡像電路將所述第一電流鏡像后與所述第二電流進行比較，并根據比較結果輸出電壓；電平轉換電路，與所述電壓比較器電路連接，其主要包括電壓放大器、與所述電壓放大器連接的施密特觸發器和與所述施密特觸發器連接的邏輯反相器；其中，所述電平轉換電路用于通過所述電壓放大器將所述電壓比較器電路的輸出電壓進行放大，以產生接近于邏輯高電平或邏輯低電平的輸出電壓，然后通過所述施密特觸發器將所述電壓放大器的輸出電壓進行反相，以產生輸出反相電平，然后通過所述邏輯反相器將所述施密特觸發器的輸出反相電平進行反相，以產生邏輯電平，作為所述電源電壓上電檢測電路的輸出信號。優選地，所述電源電壓檢測電路至少包括：第一電阻，第二電阻以及分壓NMOS晶體管；所述第一電阻的一端與所述電源電壓相連，所述第一電阻的另一端與所述第二電阻的一端相連，所述第二電阻的另一端與所述分壓NMOS晶體管的柵極和漏極相連，所述分壓NMOS晶體管的源極接地；其中，所述電源電壓檢測電路將所述第一電阻和所述第二電阻的連接節點作為其第一電壓輸出端，以提供所述第一電壓，同時將所述第二電阻和所述分壓NMOS晶
體管的漏極的連接節點作為其第二電壓輸出端，以提供所述第二電壓。優選地，所述NMOS晶體管輸入對至少包括：第一NMOS晶體管和第二NMOS晶體管，所述電流鏡像電路至少包括：第一PMOS晶體管和第二PMOS晶體管；所述第一NMOS晶體管的柵極與所述電源電壓檢測電路的第一電壓輸出端相連，所述第一NMOS晶體管的漏極與所述第一PMOS晶體管的柵極和漏極以及第二PMOS晶體管的柵極相連，所述第一NMOS晶體管的源極接地，所述第二NMOS晶體管的柵極與所述電源電壓檢測電路的第二電壓輸出端相連，所述第二NMOS晶體管的漏極與所述第二PMOS晶體管的漏極相連，所述第一PMOS晶體管的源極和所述第二PMOS晶體管的源極均與所述電源電壓相連；其中，所述電壓比較器電路將所述第二NMOS晶體管的漏極和所述第二PMOS晶體管的漏極的連接節點作為其電壓輸出端，以根據比較結果輸出電壓；所述電壓比較器電路通過所述第一NMOS晶體管和所述第二NMOS晶體管，分別對所述電源電壓檢測電路提供的所述第一電壓和所述第二電壓進行轉換，以得到流過所述第一NMOS晶體管的第一電流和流過所述第二NMOS晶體管的第二電流。優選地，所述電壓放大器至少包括：第三PMOS晶體管和第三電阻；所述第三PMOS晶體管的源極與所述電源電壓相連，所述第三PMOS晶體管的柵極與所述電壓比較器電路的電壓輸出端相連，所述第三PMOS晶體管的漏極與所述第三電阻的一端相連，所述第三電阻的另一端接地；其中，所述電壓放大器將所述第三PMOS晶體管的漏極和所述第三電阻的連接節點作為其電壓輸出端，以輸出接近于邏輯高電平或邏輯低電平的輸出電壓；所述施密特觸發器的輸入端與所述電壓放大器的電壓輸出端相連，所述施密特觸發器的輸出端與所述邏輯反相器的輸入端相連；其中，所述電源電壓上電檢測電路將所述邏輯反相器的輸出端作為其電壓輸出端，以輸出電壓信號。優選地，所述第一NMOS晶體管的寬長比為所述分壓NMOS晶體管的寬長比的1/M倍，所述第二NMOS晶體管的寬長比為所述第一NMOS晶體管的寬長比的N倍，所述第一PMOS晶體管的寬長比為所述第二PMOS晶體管的寬長比的K倍，所述第三PMOS晶體管的寬長比為所述第二PMOS晶體管的寬長比的Q倍；其中，M、N、K、Q均為大于1的自然數。優選地，在所述電源電壓本文檔來自技高網...

【技術保護點】
一種電源電壓上電檢測電路，其特征在于，所述電源電壓上電檢測電路至少包括：電源電壓檢測電路，用于檢測電源電壓的大小，并提供與所述電源電壓的大小正相關的第一電壓和第二電壓；電壓比較器電路，與所述電源電壓檢測電路連接，其主要包括NMOS晶體管輸入對和與所述NMOS晶體管輸入對連接的電流鏡像電路；其中，所述電壓比較器電路用于檢測所述第一電壓和所述第二電壓的值，并通過所述NMOS晶體管輸入對將所述第一電壓和所述第二電壓轉換為第一電流和第二電流，然后通過所述電流鏡像電路將所述第一電流鏡像后與所述第二電流進行比較，并根據比較結果輸出電壓；電平轉換電路，與所述電壓比較器電路連接，其主要包括電壓放大器、與所述電壓放大器連接的施密特觸發器和與所述施密特觸發器連接的邏輯反相器；其中，所述電平轉換電路用于通過所述電壓放大器將所述電壓比較器電路的輸出電壓進行放大，以產生接近于邏輯高電平或邏輯低電平的輸出電壓，然后通過所述施密特觸發器將所述電壓放大器的輸出電壓進行反相，以產生輸出反相電平，然后通過所述邏輯反相器將所述施密特觸發器的輸出反相電平進行反相，以產生邏輯電平，作為所述電源電壓上電檢測電路的輸出信號。

【技術特征摘要】
1.一種電源電壓上電檢測電路，其特征在于，所述電源電壓上電檢測電路至少包括：電源電壓檢測電路，用于檢測電源電壓的大小，并提供與所述電源電壓的大小正相關的第一電壓和第二電壓；電壓比較器電路，與所述電源電壓檢測電路連接，其主要包括NMOS晶體管輸入對和與所述NMOS晶體管輸入對連接的電流鏡像電路；其中，所述電壓比較器電路用于檢測所述第一電壓和所述第二電壓的值，并通過所述NMOS晶體管輸入對將所述第一電壓和所述第二電壓轉換為第一電流和第二電流，然后通過所述電流鏡像電路將所述第一電流鏡像后與所述第二電流進行比較，并根據比較結果輸出電壓；電平轉換電路，與所述電壓比較器電路連接，其主要包括電壓放大器、與所述電壓放大器連接的施密特觸發器和與所述施密特觸發器連接的邏輯反相器；其中，所述電平轉換電路用于通過所述電壓放大器將所述電壓比較器電路的輸出電壓進行放大，以產生接近于邏輯高電平或邏輯低電平的輸出電壓，然后通過所述施密特觸發器將所述電壓放大器的輸出電壓進行反相，以產生輸出反相電平，然后通過所述邏輯反相器將所述施密特觸發器的輸出反相電平進行反相，以產生邏輯電平，作為所述電源電壓上電檢測電路的輸出信號。2.根據權利要求1所述的電源電壓上電檢測電路，其特征在于，所述電源電壓檢測電路至少包括：第一電阻，第二電阻以及分壓NMOS晶體管；所述第一電阻的一端與所述電源電壓相連，所述第一電阻的另一端與所述第二電阻的一端相連，所述第二電阻的另一端與所述分壓NMOS晶體管的柵極和漏極相連，所述分壓NMOS晶體管的源極接地；其中，所述電源電壓檢測電路將所述第一電阻和所述第二電阻的連接節點作為其第一電壓輸出端，以提供所述第一電壓，同時將所述第二電阻和所述分壓NMOS晶體管的漏極的連接節點作為其第二電壓輸出端，以提供所述第二電壓。3.根據權利要求2所述的電源電壓上電檢測電路，其特征在于，所述NMOS晶體管輸入對至少包括：第一NMOS晶體管和第二NMOS晶體管，所述電流鏡像電路至少包括：第一PMOS晶體管和第二PMOS晶體管；所述第一NMOS晶體管的柵極與所述電源電壓檢測電路的第一電壓輸出端相連，所述第一NMOS晶體管的漏極與所述第一PMOS晶體管的柵極和漏極以及第二PMOS晶體管的柵極相連，所述第一NMOS晶體管的源極接地，所述第二NMOS晶體管的柵極與所述電源電壓檢測電路的第二電壓輸出端相連，所述第二NMOS晶體管的漏極與所述第二PMOS晶體管的漏極相連，所述第一PMOS晶體管的源極和所述第二PMOS晶體管的源極均與所述電源電壓相連；其中，所述電壓比較器電路
\t將所述第二NMOS晶體管的漏極和所述第二PMOS晶體管的漏極的連接節點作為其電壓輸出端，以根據比較結果輸出電壓；所述電壓比較器電路通過所述第一NMOS晶體管和所述第二NMOS晶體管，分別對所述電源電壓檢測電路提供的所述第一電壓和所述第二電壓進行轉換，以得到流過所述第一NMOS晶體管的第一電流和流過所述第二NMOS晶體管的第二電流。4.根據權利要求3所述的電源電壓上電檢測電路，其特征在于，所述電壓放大器至少包括：第三PMOS晶體管和第三電阻；所述第三PMOS晶體管的源極與所述電源電壓相連，所述第三PMOS晶體管的柵極與所述電壓比較器電路的電壓輸出端相連，所述第三PMOS晶體管的漏極與所述第三電阻的一端相連，所述第三電阻的另一端接地；其中，所述電壓放大器將所述第三PMOS晶體管的漏極和所述第三電阻的連接節點作為其電壓輸出端，以輸出接近于邏輯高電平或邏輯低電平的輸出電壓；所述施密特觸發器的輸入端與所述電壓放大器的電壓輸出端相連，所述施密特觸發器的輸出端與所述邏輯反相器的輸入端相連；其中，所述電源電壓上電檢測電路將所述邏輯反相器的輸出端作為其電壓輸出端，以輸出電壓信號。5.根據權利要求4所述的電源電壓上電檢測電路，其特征在于，所述第一NMOS晶體管的寬長比為所述分壓NMOS晶體管的寬長比的1/M倍，所述第二NMOS晶體管的寬長比為所述第一NMOS晶體管的寬長比的N倍，所述第一PMOS晶體管的寬長比為所述第二PMOS晶體管的寬長比的K倍，所述第三PMOS晶體管的寬長比為所述第二PMOS晶體管的寬長比的Q倍；其中，M、N、K、Q均為大于1的自然數。6.根據權利要求5所述的電源電壓上電檢測電路，其特征在于，在所述電源電壓等于所述電源電壓上電檢測電路的閾值電壓時，所述分壓NMOS晶體管工作在亞閾值區，流過所述分壓NMOS晶體管的電流為亞閾電流，且滿足如下公式：IDN0＝(Vcc,th-VB)/(R1+R2...

【專利技術屬性】
技術研發人員：丁川，蔡語昕，陸珊珊，黃志忠，
申請(專利權)人：芯原微電子上海有限公司，芯原微電子北京有限公司，芯原微電子成都有限公司，芯原股份有限公司，
類型：發明
國別省市：上海;31