一種門控電源電路及門控電源的產生方法技術

本發明專利技術涉及一種門控電源電路及門控電源的產生方法，門控電源電路包括反相器I1、PMOS晶體管P0、NMOS晶體管N1、控制開關及弱電流源，其中的控制開關連接在PMOS晶體管P0的柵端和漏端之間。在門控電源由VDD轉換VDD?|Vtp|的過程中，控制PMOS晶體管P0的柵端和漏端之間的短接，實現柵端電荷與漏端電荷之間的電荷分享；加速了門控電源由VDD轉換為VDD?|Vtp|的速度，即優化了建立時間。

【技術實現步驟摘要】

本專利技術涉及電源電路設計領域，特別涉及一種門控電源電路。
技術介紹
集成電路的動態功耗和電源電壓的平方成正比，靜態功耗與電源電壓成正比，因此，降低電源電壓是減少集成電路動態功耗和靜態功耗的有效手段。門控電源作為一種低功耗技術，由于控制和實現簡單，被廣泛的應用于處理器CPU和片上系統SOC中。當CPU或SOC需要快速工作時，門控電源提供一個較高的電源電壓，以滿足負載負荷的要求，當CPU或SOC處于低負載狀態或待機狀態時，門控電源提供一個較低的電壓，以達到降低系統功耗的目的。傳統的門控電源電路如圖1所示，包括PMOS晶體管P0、P1、P2，NMOS晶體管N0，反相器I0、I1。其中P1的柵端和漏端接在一起，為二極管接法，P2為開關管，N0為長溝道弱器件，以減少門控狀態時N0的漏電流。門控PG接反相器I0的輸入端。門控反PG_N接反相器I0的輸出、I1的輸入，接N0的柵端。V1接反相器I1的輸出，接N0、P0的柵端。V0接N0的漏端，接P2的源端，接P1的漏端和柵端。門控電源VPG接P0、P1的漏端。電源電壓VDD接P0、P1的源端。接地電壓VSS接N0的源端。為方便描述，假設VPG端的等效接地負載電容為C0。該門控電源電路的工作原理如下。當門控PG為低時，門控反PG_N為高，P2關斷；V1為低，N0關斷，V0保持在一個接近電源電壓VDD電平；P0導通，門控電源VPG為電源電壓VDD。當門控PG為高時，V1為高，P0關斷，N0導通，N0將VPG的電壓鉗制在VDD-|Vtp|，門
控反PG_N為低，P2導通，VPG和V0連通，保持在VDD-|Vtp|。當門控PG為低時，由于VPG的初始電壓為VDD，V0的初始態為接近電源電壓VDD的值。當門控PG由低變高時，V1變高，P0關斷，N0打開，N0對V0放電；門控反PG_N變低，P2導通，N0通過V0對VPG放電直到VPG到達VDD-|Vtp|。由于N0為長溝道的弱器件，可以提供的放電電流非常小，因此門控電源從VDD轉換到VDD-|Vtp|所需要的建立時間很長。
技術實現思路
為了解決現有門控電源電路電源轉換時間長的技術問題，本專利技術提供一種門控電源電路及門控電源的產生方法。本專利技術的技術解決方案是：本專利技術所提供的門控電源電路，包括反相器I1、PMOS晶體管P0、NMOS晶體管N1、控制開關及弱電流源，其特殊之處在于：所述反相器I1的輸入端輸入門控PG，用于將輸入信號反向，同時提升帶負載能力；所述控制開關連接在PMOS晶體管P0的柵端和漏端之間，根據開關控制信號的邏輯控制PMOS晶體管P0的柵端和漏端之間的短接，實現柵端電荷與漏端電荷之間的電荷分享；所述NMOS晶體管N1的柵端與反相器I1的輸出端連接，所述NMOS晶體管N1的源端接VSS；所述NMOS晶體管N1的漏端與PMOS晶體管P0的柵端連接，用于PMOS晶體管P0的導通；所述PMOS晶體管P0在控制開關及NMOS晶體管N1的作用下輸出VDD-|Vtp|或VDD；當控制開關導通時，所述弱電流源作為電流偏置，將輸出電壓鉗制在VDD-|Vtp|。以上為本專利技術的基本結構，基于該基本結構，本專利技術還做出以下優化限定：本專利技術的控制開關為PMOS晶體管P1，所述PMOS晶體管P1的柵端與反向器I1的輸出端連接，所述PMOS晶體管P1的漏端與PMOS晶體管P0的柵端連接，所述PMOS晶體管P1的源端與PMOS晶體管P0的漏端和連接。控制開關選為PMOS晶體管P1的優點是PMOS晶體管P1傳遞高電平時沒有閾值損失，能夠提高輸出電壓的準確性。進一步的，本專利技術的控制開關還包括NMOS晶體管N2，所述NMOS晶體管N2的柵端連接門控PG，所述NMOS晶體管N2的源端和漏端與PMOS晶體管P1并聯，所述NMOS晶體管N3的作用在相同的性能條件下，能夠節省面積。進一步的，本專利技術的弱電流源為NMOS晶體管N0，所述NMOS晶體管N0的柵端連接門控PG，所述NMOS晶體管N0的漏端與PMOS晶體管P0的漏端連接，所述NMOS晶體管N0的源端接VSS。再進一步的，為了使偏置電流更為穩定，本專利技術還提供另一種弱電流源結構，該弱電流源包括電阻器R0、由NMOS管N3和NMOS管N5組成的電流鏡電路；連接在NMOS管N3的漏極與所述電阻器R0之間的NMOS管N6，以及連接在NMOS管N3的漏極與PMOS晶體管P0的漏極之間的NMOS管N4；所述NMOS管N6與NMOS管N4的柵極連接門控信號。利用本專利技術的門控電源電路產生門控電壓VPG的方法，其特殊之處在于：當所需電壓為高時，反相器I1的輸入門控PG設為低，NMOS晶體管N1及PMOS晶體管P0導通，其余器件關斷，門控電壓VPG為VDD；當所需電壓為低時，反相器I1的輸入門控PG設為高，控制開關導通，其余器件關斷，PMOS晶體管P0的漏端與柵端形成短接，PMOS晶體管P0相當于一個二極管，門控電壓VPG為VDD-|Vtp|。本專利技術與現有技術相比，有益效果是：1、在門控電源由VDD轉換VDD-|Vtp|的過程中，本專利技術通過利用VS和VPG的電荷分享，加速了門控電源由VDD轉換為VDD-|Vtp|的速度，即優化了建立時間。2、本專利技術只用了兩個PMOS晶體管，相比傳統技術的三個PMOS晶體管，節省了一個PMOS晶體管，因而節省了面積和功耗。附圖說明圖1為傳統的門控電源電路設計原理圖。圖2為本專利技術的門控電源電路設計原理圖。圖3為本專利技術的門控電源電路的一種實施例。圖4為為本專利技術的門控電源電路的另一種實施例。圖5為本專利技術另一種弱電流源結構。圖6為傳統技術與本專利技術建立時間和負載電容的關系的比較。具體實施方式下面結合附圖對本專利技術的實施方式做進一步描述。圖3所示為本專利技術的門控電源電路的一種優選實例，包括PMOS晶體管P0、PMOS晶體管P1、NMOS晶體管N0、NMOS晶體管N1及反相器I 1，其中N0為長溝道弱器件，以減少門控狀態時N0的漏電流。N1尺寸為PMOS晶體管P0、PMOS晶體管P1的1/10。門控PG接反相器I 1的輸入端，接NMOS晶體管N0的柵端。門控反PG_N接反相器I 1的輸出，接PMOS晶體管P1、NMOS晶體管N1的柵端。VS接PMOS晶體管P1、NMOS晶體管N1的漏端，接PMOS晶體管P0的柵端。門控電源VPG接PMOS晶體管P0、NMOS晶體管N0的漏端，接PMOS晶體管P1的源端。電源電壓VDD接PMOS晶體管P0的源端。接地電壓VSS接NMOS晶體管N0、NMOS晶體管N1的源端。為方便描述，假設VS端的等效接地負載電容為C1，VPG端的等效接地負載電容為C0。該門控電源電路的工作原理如下。當門控PG為低時，NMOS晶體管N0關斷，門控反PG_N為高，NMOS晶體管N1導通，PMOS晶體管P1關斷，VS為低，PMOS晶體管P0導通，門控電源VPG為電源電壓VDD。當門控PG為高時，門控反PG_N為低，NMOS晶體管N1關斷，PMOS晶體管P1導通，VS和
VPG連接起來，即PMOS晶體管P0的漏端和柵端短接，相當于一個二極管，VPG的電壓為VDD-|Vtp|，其中Vtp為PMOS晶體管P0的閾值電壓。同時，NMOS晶體管N0導通，作為電流偏置，將VPG的電壓本文檔來自技高網...

【技術保護點】
一種門控電源電路，包括反相器I1、PMOS晶體管P0、NMOS晶體管N1、控制開關及弱電流源，其特征在于：所述反相器I1的輸入端輸入門控PG，用于將輸入信號反向，同時提升帶負載能力；所述控制開關連接在PMOS晶體管P0的柵端和漏端之間，根據開關控制信號的邏輯控制PMOS晶體管P0的柵端和漏端之間的短接，實現柵端電荷與漏端電荷之間的電荷分享；所述NMOS晶體管N1的柵端與反相器I1的輸出端連接，所述NMOS晶體管N1的源端接VSS；所述NMOS晶體管N1的漏端與PMOS晶體管P0的柵端連接，用于PMOS晶體管P0的導通；所述PMOS晶體管P0在控制開關及NMOS晶體管N1的作用下輸出VDD?|Vtp|或VDD；當控制開關導通時，所述弱電流源作為電流偏置，將輸出電壓鉗制在VDD?|Vtp|。

【技術特征摘要】
1.一種門控電源電路，包括反相器I1、PMOS晶體管P0、NMOS晶體管N1、控制開關及弱電流源，其特征在于：所述反相器I1的輸入端輸入門控PG，用于將輸入信號反向，同時提升帶負載能力；所述控制開關連接在PMOS晶體管P0的柵端和漏端之間，根據開關控制信號的邏輯控制PMOS晶體管P0的柵端和漏端之間的短接，實現柵端電荷與漏端電荷之間的電荷分享；所述NMOS晶體管N1的柵端與反相器I1的輸出端連接，所述NMOS晶體管N1的源端接VSS；所述NMOS晶體管N1的漏端與PMOS晶體管P0的柵端連接，用于PMOS晶體管P0的導通；所述PMOS晶體管P0在控制開關及NMOS晶體管N1的作用下輸出VDD-|Vtp|或VDD；當控制開關導通時，所述弱電流源作為電流偏置，將輸出電壓鉗制在VDD-|Vtp|。2.根據權利要求1所述的門控電源電路，其特征在于：所述控制開關為PMOS晶體管P1，所述PMOS晶體管P1的柵端與反向器I1的輸出端連接，所述PMOS晶體管P1的漏端與PMOS晶體管P0的柵端連接，所述PMOS晶體管P1的源端與PMOS晶體管P0的漏端連接。3.根據權利要求2所述的門控電源電路，其特征在于：所述控制開關還包括NMOS晶體管N2，所述NMOS晶體管N2的柵端連接門控PG，所述NMOS晶體管N2的源端和漏端與PMOS晶體管P1并聯。4.根據權利要...

【專利技術屬性】
技術研發人員：熊保玉，拜福君，梁星，
申請(專利權)人：西安紫光國芯半導體有限公司，
類型：發明
國別省市：陜西;61