具有傾斜底部電極的電阻式存儲器單元制造技術

本發明專利技術揭示一種形成電阻式存儲器單元(例如導電橋接隨機存取存儲器CBRAM或電阻式隨機存取存儲器ReRAM單元)的方法，其可包含：形成多個底部電極連接件；將底部電極層沉積于所述底部電極連接件上；執行第一蝕刻以移除所述底部電極層的部分，使得剩余底部電極層界定至少一個傾斜表面；使氧化層形成于所述剩余底部電極層的每一傾斜表面上；對所述剩余底部電極層及每一傾斜表面上的氧化層執行第二蝕刻，以界定每一底部電極連接件上方的至少一個指向上底部電極區域，每一指向上底部電極區域界定底部電極尖端；及使電解質區域及頂部電極形成于每一底部電極尖端上，使得所述電解質區域布置于所述頂部電極與所述相應底部電極頂部之間。

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及具有傾斜底部電極的電阻式存儲器單元，例如導電橋接隨機存取存儲器(CBRAM)或電阻式隨機存取存儲器(ReRAM)單元。
技術介紹
電阻式存儲器單元(例如導電橋接存儲器(CBRAM)及電阻式RAM(ReRAM)單元)是提供優于常規快閃存儲器單元的尺度及成本的新型非易失性存儲器單元。CBRAM是基于固體電解質內的離子的物理再定位。CBRAM存儲器單元可由兩個固體金屬電極制成，一個固體金屬電極相對較惰性(例如鎢)，另一固體金屬電極具電化學活性(例如銀或銅)，由非傳導材料的薄層或薄膜使所述兩個固體金屬電極彼此分離。CBRAM單元通過橫跨非傳導膜施加偏壓電壓而產生橫跨非傳導膜的可編程傳導纖絲。傳導纖絲可由單一或極少納米級離子形成。非傳導膜可稱為電解質，因為其提供通過氧化/還原過程而橫跨膜伸長傳導纖絲，非常類似于電池。在ReRAM單元中，通過在絕緣體中建立空位鏈而發生傳導。傳導纖絲/空位鏈的產生建立接通狀態(電極之間的高傳導)，而(例如)通過施加與焦耳加熱電流相同的極性或以較小電流施加相反極性而溶解傳導纖絲/空位鏈使電解質/絕緣體恢復到其非傳導切斷狀態。在本專利技術中，為簡單起見，CBRAM單元的電解質膜、層或區域及ReRAM單元的絕緣體膜、層或區域均稱為“電解質”。已證實，各種材料可用于電阻式存儲器單元中的電解質及電極兩者。一個實例是基于Cu/SiOx的存儲器單元，其中Cu是活性金屬源電極且SiOx是電解質。電阻式存儲器單元面臨的一個常見問題是接通狀態保持，即，使傳導路徑(纖絲或空位鏈)尤其在存儲器部件通常可承受的高溫(例如85℃/125℃)下穩定的能力。圖1展示具有布置于底部電極12(例如鎢)上的頂部電極10(例如銅)的常規CBRAM單元1A，其中電解質或中間電極14(例如SiO2)布置于所述頂部電極與所述底部電極之間。當將偏壓電壓施加于存儲器單元1A時，傳導纖絲18通過電解質14而從底部電極12伸長到頂部電極10。此結構具有各種潛在限制或缺點。例如，用于纖絲形成的有效橫截面區域(其可稱為“局限區”或指示為AFF的“纖絲形成區域”)相對較大且不受限，使得纖絲形成區域易受非本質缺陷影響。此外，多纖絲根部形成很可能歸因于可導致較弱(不穩健)纖絲的相對較大區域。一般來說，纖絲形成區域AFF的直徑或寬度(由“x”指示)與從底部電極12到頂部電極10的纖絲伸長距離(在此情況中為電解質14的厚度，由“y”指示)之間的比率越大，多根部纖絲形成的概率就越大。此外，大電解質區域包圍纖絲，其提供纖絲的擴散路徑且因此可能提供不佳的保持性。因此，限制其中形成傳導路徑的電解質材料的容積可提供歸因于空間局限的更穩健纖絲。可通過減小底部電極12與電解質14之間的接觸區域而限制其中形成傳導路徑的電解質材料的容積。如本文中所使用，“傳導路徑”是指傳導纖絲(例如，在CBRAM單元中)、空位鏈(例如，在基于氧空位的ReRAM單元中)或任何其它類型的傳導路徑(其通常通過布置于電極之間的電解質層或區域而連接非易失性存儲器單元的電極)。如本文中所使用，“電解質層”或“電解質區域”是指傳導路徑通過其而伸長的底部電極與頂部電極之間的電解質/絕緣體/存儲器層或區域。圖2展示CBRAM單元形成的某些原理。傳導路徑18可橫向地形成及生長，或分支成多個平行路徑。此外，傳導路徑的位置可隨著每一編程/擦除循環而改變。這可促成邊際切換性能、可變性、高溫保持結果及/或切換持久性。圖中已展示限制切換容積有益于操作。此類原理適用于ReRAM單元及CBRAM單元。采用此類技術的關鍵障礙是切換一致性。圖3A及3B展示CBRAM單元(例如，其具有1T1R架構)的實例已知底部電極配置1B的示意圖及電子顯微鏡圖像。在此實例中，底部電極12是圓柱形通孔，例如具有Ti/TiN襯里的鎢填充通孔。頂部接觸件及/或陽極20可連接到頂部電極10，如圖中所展示。底部電極12可提供(例如)約30,000nm2的相對較大纖絲形成區域AFF，其可導致上文所討論的問題或缺點中的一或多者。
技術實現思路
一些實施例提供電阻式存儲器單元(例如CBRAM或ReRAM單元)及形成此類電阻式存儲器單元的方法，所述電阻式存儲器單元具有由界定指向上尖端(取決于實施例，其可為點、邊緣或表面)的一或多個傾斜表面形成的底部電極。底部電極可具有界定指向上尖端的任何形狀。例如，底部電極可具有：長棱柱形狀，其具有橫跨一或多個底部電極連接件而延伸的三角形橫截面；或凹碗形狀，其界定指向上環形尖端邊緣；或指向上錐形形狀。當將電壓偏壓施加于此電阻式存儲器單元時，底部電極的指向上尖端可比已知單元中的底部電極的指向上尖端更精確地聚焦電場，這可提供更一致纖絲形成，因此(例如)相較于某些常規設計改良了編程電壓及存儲器單元可預測性的一致性。根據一個實施例，一種形成電阻式存儲器單元的方法包括：形成多個底部電極連接件；將底部電極層沉積于所述底部電極連接件上；執行第一蝕刻以移除所述底部電極層的部分，使得剩余底部電極層界定至少一個傾斜表面；使氧化層形成于所述剩余底部電極層的每一傾斜表面上；對所述剩余底部電極層及每一傾斜表面上的所述氧化層執行第二蝕刻，以界定每一底部電極連接件上方的至少一個指向上底部電極區域，每一指向上底部電極區域界定底部電極尖端；及使電解質區域及頂部電極形成于每一底部電極尖端上，使得所述電解質區域布置于所述頂部電極與所述相應底部電極頂部之間。根據另一實施例，一種電阻式存儲器單元包括：多個底部電極連接件；至少一個底部電極區域，其形成于所述底部電極連接件上且傳導性地耦合到所述底部電極連接件，每一底部電極區域具有至少一個傾斜側壁且界定指向上尖端；電解質區域及頂部電極，其位于每一底部電極尖端上，使得所述電解質區域布置于所述頂部電極與所述相應底部電極頂部之間；及頂部電極連接件，其傳導性地耦合到每一頂部電極。根據另一實施例，一種形成電阻式存儲器單元的方法包括：形成多個底部電極連接件；將底部電極層沉積于所述底部電極連接件上；執行蝕刻以移除所述底部電極層的部分，以使至少一個指向上底部電極區域形成于所述底部電極連接件上方，每一指向上底部電極區域界定底部電極尖端；及使電解質區域及頂部電極形成于每一底部電極尖端上，使得所述電解質區域布置于所述頂部電極與所述相應底部電極頂部之間。根據另一實施例，一種電阻式存儲器單元包括：多個底部電極連接件；至少一個底部電極區域，其形成于所述底部電極連接件上且傳導性地耦合到所述底部電極連接件，每一底部電極區域具有至少兩個傾斜側壁且界定指向上尖端；電解質區域及頂部電極，其位于每一底部電極尖端上，使得所述電解質區域布置于所述頂部電極與所述相應底部電極頂部之間；及頂部電極連接件，其傳導性地耦合到每一頂部電極。附圖說明下文參考圖式來討論實例實施例，其中：圖1展示實例常規CBRAM單元；圖2展示CBRAM單元形成的某些原理；圖3A及3B展示實例已知CBRAM單元配置的示意圖及電子顯微鏡圖像；圖4A1到4N2說明根據本專利技術的一個實施例的用于形成電阻式存儲器單元結構(例如CBRAM或ReRAM單元結構)的實例方法，所述電阻式存儲器單元結構包含具有界定尖銳上邊緣的傾斜表面的底部電極；圖5A1到5N2說明根據本本文檔來自技高網...

【技術保護點】
一種形成電阻式存儲器單元的方法，其包括：形成多個底部電極連接件；將底部電極層沉積于所述底部電極連接件上；執行第一蝕刻以移除所述底部電極層的部分，使得剩余底部電極層界定至少一個傾斜表面；使氧化層形成于所述剩余底部電極層的每一傾斜表面上；對所述剩余底部電極層及每一傾斜表面上的氧化層執行第二蝕刻，以界定每一底部電極連接件上方的至少一個指向上底部電極區域，每一指向上底部電極區域界定底部電極尖端；及使電解質區域及頂部電極形成于每一底部電極尖端上，使得所述電解質區域布置于所述頂部電極與所述相應底部電極頂部之間。

【技術特征摘要】
【國外來華專利技術】2014.02.19 US 14/183,9531.一種形成電阻式存儲器單元的方法，其包括：形成多個底部電極連接件；將底部電極層沉積于所述底部電極連接件上；執行第一蝕刻以移除所述底部電極層的部分，使得剩余底部電極層界定至少一個傾斜表面；使氧化層形成于所述剩余底部電極層的每一傾斜表面上；對所述剩余底部電極層及每一傾斜表面上的氧化層執行第二蝕刻，以界定每一底部電極連接件上方的至少一個指向上底部電極區域，每一指向上底部電極區域界定底部電極尖端；及使電解質區域及頂部電極形成于每一底部電極尖端上，使得所述電解質區域布置于所述頂部電極與所述相應底部電極頂部之間。2.根據權利要求1所述的方法，其中當將電壓偏壓施加于所述電阻式存儲器單元時，形成于每一底部電極尖端上的所述電解質區域經配置以提供用于形成從所述底部電極尖端經由所述電解質區域而到所述相應頂部電極的傳導纖絲或空位鏈的路徑。3.根據權利要求1所述的方法，其中所述電阻式存儲器單元是導電橋接存儲器CBRAM單元。4.根據權利要求1所述的方法，其中所述電阻式存儲器單元是電阻式RAM ReRAM單元。5.根據權利要求1所述的方法，其進一步包括在所述第一蝕刻之前，使硬掩模形成及圖案化于所述底部電極層上，使得所述圖案化硬掩模包含暴露所述底部電極層的部分的開口。6.根據權利要求1所述的方法，其中每一傾斜表面上的所述氧化層至少部分地抵抗所述第二蝕刻，使得在所述第二蝕刻之后每一傾斜表面上的所述氧化層下方的所述剩余底部電極層的部分余留。7.根據權利要求1所述的方法，其進一步包括在執行所述第二蝕刻之后，移除每一傾斜表面上的所述氧化層。8.根據權利要求1所述的方法，其中：所述第一蝕刻在所述底部電極層中形成在多個底部電極連接件上或在所述多個底部電極連接件相鄰處延伸的至少一個長形溝槽；及通過所述第二蝕刻而界定的所述至少一個指向上底部電極區域包括在多個底部電極連接件上延伸且傳導性地連接到所述多個底部電極連接件的至少一個長形底部...

【專利技術屬性】
技術研發人員：詹姆士·沃爾斯，保羅·菲思特，
申請(專利權)人：密克羅奇普技術公司，
類型：發明
國別省市：美國;US