本實(shí)用新型專利技術(shù)提供一種用于堆疊式封裝的銅針結(jié)構(gòu)，包括：欲制備銅柱凸塊的結(jié)構(gòu)；以及銅針結(jié)構(gòu)，通過焊接固定連接于所述欲制備銅柱凸塊的結(jié)構(gòu)之上，各銅針的位置與欲制備銅柱凸塊位置相對應(yīng)，所述銅針結(jié)構(gòu)的各銅針成型后插置并焊接固定于所述欲制備銅柱凸塊的結(jié)構(gòu)之上。本實(shí)用新型專利技術(shù)將預(yù)先制備好的銅針直接插入至芯片或封裝結(jié)構(gòu)需要制作銅柱凸塊的位置，以代替?zhèn)鹘y(tǒng)采用電鍍制作銅柱的工藝，節(jié)省了工藝時(shí)間和工藝成本，提高了銅引腳封裝堆棧的能力。本實(shí)用新型專利技術(shù)可實(shí)現(xiàn)多層的有源電子設(shè)備的垂直整合，由于不需要采用電鍍等工藝，降低了工藝需求及其影響，可提高POP堆疊式封裝結(jié)構(gòu)的堆疊能力以及性能。本實(shí)用新型專利技術(shù)也可有效利用在PCB基板，TSV等技術(shù)中。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本技術(shù)涉及一種半導(dǎo)體封裝結(jié)構(gòu)及方法，特別是涉及一種用于堆疊式封裝的銅針結(jié)構(gòu)及其制備方法。
技術(shù)介紹
隨著集成電路的功能越來越強(qiáng)、性能和集成度越來越高，以及新型的集成電路出現(xiàn)，封裝技術(shù)在集成電路產(chǎn)品中扮演著越來越重要的角色，在整個(gè)電子系統(tǒng)的價(jià)值中所占的比例越來越大。同時(shí)，隨著集成電路特征尺寸達(dá)到納米級(jí)，晶體管向更高密度、更高的時(shí)鐘頻率發(fā)展，封裝也向更高密度的方向發(fā)展。隨著封裝密度不斷提高，芯片與芯片或者芯片與封裝基板的窄節(jié)距電學(xué)互連及其可靠性已成為挑戰(zhàn)。傳統(tǒng)的無鉛焊料凸點(diǎn)技術(shù)已難以滿足窄間距互連的進(jìn)一步發(fā)展需求。銅柱凸點(diǎn)互連技術(shù)，以其良好的電學(xué)性能、抗電遷移能力，正成為下一代芯片窄節(jié)距互連的關(guān)鍵技術(shù)。微電子封裝為半導(dǎo)體芯片提供了連接至電路基板的電氣連接，同時(shí)對脆弱敏感的芯片加以保護(hù)，便于測試、返修、標(biāo)準(zhǔn)化輸入，輸出端口，以及改善半導(dǎo)體芯片與電路基板的熱失配。為了順應(yīng)硅基半導(dǎo)體芯片技術(shù)的不斷發(fā)展和環(huán)境保護(hù)法令對微電子封裝的需求，微電子封裝互連技術(shù)(結(jié)構(gòu)和材料)也在不斷演變：從引線鍵合到倒裝芯片互連、從錫鉛/高鉛焊料凸點(diǎn)互連到無鉛焊料凸點(diǎn)互連、從焊料凸點(diǎn)互連到銅柱凸點(diǎn)互連。作為下一代芯片封裝互連技術(shù)，銅柱凸點(diǎn)互連正逐漸被越來越多的芯片封裝設(shè)計(jì)所采用。銅柱凸點(diǎn)技術(shù)使得腳距密集化(Fine Pitch)、低高度、較高輸入輸出、比C4凸塊有更好的可靠性，因此被廣泛用于PMIC、儲(chǔ)存設(shè)備、應(yīng)用程序處理器等
中。然而，傳統(tǒng)的銅柱工藝通常采用電鍍工藝或化學(xué)鍍工藝等方法制備，這些工藝步驟復(fù)雜，難以制備較大厚度的銅柱，而且需要的設(shè)備價(jià)格昂貴，不僅僅浪費(fèi)時(shí)間，而且大大提高了生產(chǎn)成本。鑒于以上所述，提供一種結(jié)構(gòu)及步驟簡單，低成本的用于堆疊式封裝的銅針結(jié)構(gòu)及其制備方法實(shí)屬必要。
技術(shù)實(shí)現(xiàn)思路
鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本技術(shù)的目的在于提供一種用于堆疊式封裝的銅針結(jié)構(gòu)及其制備方法，用于解決現(xiàn)有技術(shù)中銅柱凸點(diǎn)工藝復(fù)雜，成本較高的問題。為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本技術(shù)提供一種用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法，所述制備方法包括步驟：步驟1)，制作若干根銅針；步驟2)，提供一網(wǎng)版，所述網(wǎng)版中形成有若干孔洞，將所述網(wǎng)版設(shè)置于欲制備銅柱凸塊的結(jié)構(gòu)之上，并使得各孔洞的位置與結(jié)構(gòu)中欲制備銅柱凸塊的位置相對應(yīng)；步驟3)，于欲制備銅柱凸塊位置的各孔洞內(nèi)插置銅針。作為本技術(shù)的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法的一種優(yōu)選方案，還包括步驟4)，采用植球工藝將各銅針固定連接于欲制備銅柱凸塊的結(jié)構(gòu)之上。作為本技術(shù)的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法的一種優(yōu)選方案，還包括步驟：步驟5)，通過步驟1)～步驟4)將第一銅針結(jié)構(gòu)制備于芯片之上；步驟6)，提供一支撐襯底，于所述支撐襯底表面形成粘合層，并于所述粘合層表面形成重新布線層；步驟7)，將制備有銅針結(jié)構(gòu)的芯片裝設(shè)于所述重新布線層上；步驟8)，通過步驟1)～4)將第二銅針結(jié)構(gòu)制備于所述重新布線層上；步驟9)，采用封裝材料封裝各芯片，并露出第二銅針結(jié)構(gòu)，剝離去除所述粘合層及支撐襯底，形成第一封裝結(jié)構(gòu)；步驟10)，通過步驟1)～步驟4)將第三銅針結(jié)構(gòu)制備于重新布線層背面，提供第二封裝結(jié)構(gòu)，并藉由所述第三銅針結(jié)構(gòu)實(shí)現(xiàn)第一封裝結(jié)構(gòu)與第二封裝結(jié)構(gòu)之間的互連。作為本技術(shù)的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法的一種優(yōu)選方案，步驟1)包括：提供一銅線，將所述銅線拆分成多個(gè)銅針。作為本技術(shù)的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法的一種優(yōu)選方案，步驟1)采用拉絲機(jī)或精密成型的方法制備所述若干根銅針。作為本技術(shù)的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法的一種優(yōu)選方案，所述銅針的長度范圍為50～200μm,銅針直徑的范圍為50-200μm。作為本技術(shù)的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法的一種優(yōu)選方案，所述銅針結(jié)構(gòu)用于芯片的銅柱凸塊結(jié)構(gòu)、POP堆疊式封裝結(jié)構(gòu)的銅柱凸塊結(jié)構(gòu)以及POP堆疊式封裝結(jié)構(gòu)的互連結(jié)構(gòu)中的一種或兩種以上組合。進(jìn)一步地，所述芯片包括單一芯片及復(fù)合芯片中的一種。作為本技術(shù)的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法的一種優(yōu)選方案，步驟3)中，在插入銅針前先于欲制備銅柱凸塊位置的制作焊料粘結(jié)層。進(jìn)一步地，所述焊料粘結(jié)層包括Sn層以及松香進(jìn)一步地，制作所述Sn層的工藝包括蒸鍍工藝、電鍍工藝、化學(xué)鍍工藝以及印刷工藝中的一種。作為本技術(shù)的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法的一種優(yōu)選方案，步驟3)包
括：步驟3-1)，基于吸附裝置將大量銅針釋放于所述網(wǎng)版上，使得部分角度合適的銅針插入至部分孔洞內(nèi)，并通過焊料粘結(jié)層粘合于孔洞底部；步驟3-2)，基于吸附裝置將沒插入至孔洞內(nèi)的銅針重新吸附起來，然后重新釋放于所述網(wǎng)版上，反復(fù)進(jìn)行以上步驟使得所有孔洞內(nèi)都插置有銅針為止。進(jìn)一步地，所述吸附裝置選用為真空吸附裝置。本技術(shù)還提供一種用于堆疊式封裝的銅針結(jié)構(gòu)，包括：欲制備銅柱凸塊的結(jié)構(gòu)；以及銅針結(jié)構(gòu)，通過焊接固定連接于所述欲制備銅柱凸塊的結(jié)構(gòu)之上，各銅針的位置與欲制備銅柱凸塊位置相對應(yīng)，所述銅針結(jié)構(gòu)的各銅針成型后插置并焊接固定于所述欲制備銅柱凸塊的結(jié)構(gòu)之上。作為本技術(shù)的用于堆疊式封裝的銅針結(jié)構(gòu)的一種優(yōu)選方案，所述銅針的長度范圍為50-200μm,銅針直徑的范圍為50-200μm。作為本技術(shù)的用于堆疊式封裝的銅針結(jié)構(gòu)的一種優(yōu)選方案，各銅針通過焊料層及松香焊接固定連接于所述欲制備銅柱凸塊的結(jié)構(gòu)之上。作為本技術(shù)的用于堆疊式封裝的銅針結(jié)構(gòu)的一種優(yōu)選方案，所述銅針結(jié)構(gòu)用于芯片的銅柱凸塊結(jié)構(gòu)、POP堆疊式封裝結(jié)構(gòu)的銅柱凸塊結(jié)構(gòu)以及POP堆疊式封裝結(jié)構(gòu)的互連結(jié)構(gòu)中的一種或兩種以上組合。進(jìn)一步地，所述芯片包括單一芯片及復(fù)合芯片中的一種。作為本技術(shù)的用于堆疊式封裝的銅針結(jié)構(gòu)的一種優(yōu)選方案，包括：第一封裝結(jié)構(gòu)及第二封裝結(jié)構(gòu)，包括：芯片，所述芯片表面形成有第一銅針結(jié)構(gòu)，并裝設(shè)于第一重新布線層上；第一重新布線層，所述第一重新布線層上形成有第二銅針結(jié)構(gòu)；封裝材料，封裝于所述芯片及第一重新布線層上，并露出所述第二銅針結(jié)構(gòu)；所述第一封裝結(jié)構(gòu)及第二封裝結(jié)構(gòu)通過第三銅針結(jié)構(gòu)實(shí)現(xiàn)互連。如上所述，本技術(shù)的用于堆疊式封裝的銅針結(jié)構(gòu)及其制備方法，具有以下有益效果：本技術(shù)將預(yù)先制備好的銅針直接插入至芯片或封裝結(jié)構(gòu)需要制作銅柱凸塊的位置，以代替?zhèn)鹘y(tǒng)采用電鍍制作銅柱的工藝，大大的節(jié)省了工藝時(shí)間和工藝成本，并且大大提高了銅引腳封裝堆棧的能力。本技術(shù)可實(shí)現(xiàn)多層的有源電子設(shè)備的垂直整合，由于不需要采用電鍍等工藝，降低了工藝條件需求，并降低了工藝因素的影響，在POP堆疊時(shí)，用銅針取代錫球可以實(shí)現(xiàn)更小的間距(Pitch)，可以大大提高POP堆疊式封裝結(jié)構(gòu)的堆疊能力以及性能。本技術(shù)工藝及結(jié)構(gòu)簡單，可有效提高封裝結(jié)構(gòu)性能，降低成本，在半導(dǎo)體制造領(lǐng)域具有廣泛的應(yīng)用前景。附圖說明圖1～圖10顯示為本技術(shù)的用于堆疊式封裝的銅針結(jié)構(gòu)的制備方法各步驟所呈現(xiàn)的結(jié)構(gòu)示意圖。圖11～圖15顯示為本技術(shù)的銅針結(jié)構(gòu)用于芯片的銅柱凸塊結(jié)構(gòu)、POP堆疊式封裝結(jié)構(gòu)的銅柱凸塊結(jié)構(gòu)以及POP堆疊式封裝結(jié)構(gòu)的互連結(jié)構(gòu)中的工藝及結(jié)構(gòu)示意圖。元件標(biāo)號(hào)說明101 欲制備銅柱凸塊的結(jié)構(gòu)102 網(wǎng)版103 Sn層104 松香105 銅本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種用于堆疊式封裝的銅針結(jié)構(gòu)，其特征在于，包括：欲制備銅柱凸塊的結(jié)構(gòu)；銅針結(jié)構(gòu)，通過焊接固定連接于所述欲制備銅柱凸塊的結(jié)構(gòu)之上，各銅針的位置與欲制備銅柱凸塊位置相對應(yīng)，所述銅針結(jié)構(gòu)的各銅針成型后插置并焊接固定于所述欲制備銅柱凸塊的結(jié)構(gòu)之上。
【技術(shù)特征摘要】
1.一種用于堆疊式封裝的銅針結(jié)構(gòu)，其特征在于，包括：欲制備銅柱凸塊的結(jié)構(gòu)；銅針結(jié)構(gòu)，通過焊接固定連接于所述欲制備銅柱凸塊的結(jié)構(gòu)之上，各銅針的位置與欲制備銅柱凸塊位置相對應(yīng)，所述銅針結(jié)構(gòu)的各銅針成型后插置并焊接固定于所述欲制備銅柱凸塊的結(jié)構(gòu)之上。2.根據(jù)權(quán)利要求1所述的用于堆疊式封裝的銅針結(jié)構(gòu)，其特征在于：所述銅針的長度范圍為50-200μm，銅針直徑的范圍為50-200μm。3.根據(jù)權(quán)利要求1所述的用于堆疊式封裝的銅針結(jié)構(gòu)，其特征在于：各銅針通過焊料層及松香焊接固定連接于所述欲制備銅柱凸塊的結(jié)構(gòu)之上。4.根據(jù)權(quán)利要求1所述的用于堆疊式封裝的銅針結(jié)構(gòu)，其特征在于：所述...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：蔡奇風(fēng)，林正忠，
申請(專利權(quán))人：中芯長電半導(dǎo)體江陰有限公司，
類型：新型
國別省市：江蘇;32
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會(huì)獲得科技券。