一種自對準砷化鎵PMOS器件的制作方法技術

本發明專利技術提供了一種自對準砷化鎵PMOS器件的制作方法，該制作方法步驟如下：(1)在砷化鎵溝道層上生長SiO2介質300納米；(2)刻蝕SiO2介質層形成85度臺階；(3)在砷化鎵表面生長氧化鋁介質；(4)在SiO2側壁形成鈦柵金屬；(5)形成鎢柵金屬；(6)去掉柵金屬覆蓋區域以外的氧化鋁介質和SiO2介質；(9)自對準離子注入，形成源漏區域；(10)在源漏區域沉積源漏金屬電極。

【技術實現步驟摘要】

本專利技術涉及半導體集成電路制造
，具體涉及一種自對準砷化鎵PMOS器件制作方法，應用于高性能III-V族半導體CMOS技術。
技術介紹
Ⅲ-Ⅴ化合物半導體材料相對硅材料而言，具有高載流子遷移率、大的禁帶寬度等優點，而且在熱學、光學和電磁學等方面都有很好的特性。缺乏與NMOS器件相匹配的PMOS器件一直是III-V族半導體在大規模CMOS集成電路中的應用的主要障礙之一。最新研究報道表明：源漏寄生電阻大是影響III-V PMOS器件性能提升的一個重要因素。因此，需要一種新的途徑在III-V族半導體器件結構上實現自對準的PMOS器件，降低PMOS器件的源漏寄生電阻，提高器件性能，以滿足高性能III-V族半導體CMOS技術的要求。
技術實現思路
(一)要解決的技術問題本專利技術的主要目的是提供一種自對準砷化鎵PMOS器件制作方法，以實現以砷化鎵為溝道材料、雙柵金屬電極的自對準PMOS器件，實現與高電子遷移率為溝道材料的III-V族半導體NMOS器件相匹配，滿足高性能III-V族半導體CMOS技術的要求。(二)技術方案為達到上述目的，本專利技術提供了一種自對準砷化鎵PMOS器件制作方法。其制作方法步驟依次是：(1)在一N型摻雜的砷化鎵溝道層上生長SiO2介質300納米；(2)采用ICP刻蝕的方法，在SiO2介質層上形成85度臺階；(3)對該樣品進行表面清洗與鈍化，在表面生長氧化鋁介質3納米；(4)采用濺射的方法在樣品片上沉積鈦金屬60納米；(5)采用ICP刻蝕的方法刻蝕鈦金屬，在臺階側壁形成30納米厚度的柵金屬電極；(6)采用濺射的方法在樣品片上沉積鎢金屬60納米；(7)采用ICP刻蝕的方法刻蝕鎢金屬，在臺階側壁形成30納米厚度的柵金屬電極；(8)采用光刻膠掩膜、等離子體刻蝕的方法刻蝕去掉柵金屬以外的氧化鋁介質和SiO2介質；(9)對該樣品進行自對準離子注入，注入離子為Mg，并進行注入激活，形成源漏區域；(10)在源漏區域沉積Pt/Ti/Au的源漏金屬電極。在上述方案中，所述的N型摻雜的GaAs溝道層，摻雜雜質為硅，摻雜濃度為3×1017cm-3；在上述方案中，所述的SiO2介質層的刻蝕采用ICP刻蝕系統進行刻蝕；在上述方案中，在生長氧化鋁柵介質前，對GaAs溝道表面進行表面清洗和鈍化，以實現良好的無費米能級釘扎的MOS界面；在上述方案中，所述的柵金屬Ti是通過濺射的方式形成的，以保證有良好的側壁覆蓋性和側壁Ti金屬厚度；在上述方案中，所述的柵金屬W是通過濺射的方式在形成的，以保證其在側壁的覆蓋性和側壁W金屬厚度；在上述方案中，所述的氧化鋁和SiO2的去除都采用氟基等離子體刻蝕的方法，其中SiO2的去除采用低損傷刻蝕；在上述方案中，所述的柵金屬電極分布為鈦金屬電極靠近源端，鎢金屬靠近漏端。(三)有益效果從上述技術方案可以看出，本專利技術具有以下有益效果：本專利技術提供的一種GaAs溝道PMOS器件的制作方法，利用GaP界面控制層技術鈍化界面處的懸掛鍵，實現低界面態密度，并降低溝道中載流子的散射，同時GaP界面層又是勢壘層，提高了溝道層中的二維電子氣濃度，實現高遷移率和高電子濃度雙重作用；采用鈹離子注入工藝使得器件整體的工藝溫度低于500℃，工藝兼容性良好；由于砷化鎵材料的電子遷移率和空穴遷移率相對比較均衡，所以專利技術這種GaAs溝道PMOS器件，以滿足高性能III-V族半導體CMOS技術的要求。附圖說明圖1是本專利技術提供的GaAs溝道PMOS工藝流程圖；圖2-11是本專利技術提高的GaAs溝道PMOS器件制作實施例圖；其中101為砷化鎵溝道層，102為SiO2掩膜層，103為氧化鋁介質層，104為鈦柵金屬層，105為鎢柵金屬層，106為源漏離子注入區，107為源漏金屬電極。具體實施方式為使本專利技術的目的、技術方案和優點更加清楚明白，以下結合具體實施例，并參照附圖，對本專利技術進一步詳細說明。如圖2-11所示，圖2-11是本實施例提供了一一種砷化鎵PMOS器件的制作方法。其制作步驟依次是：(1)如圖2所示，在N型摻雜的砷化鎵溝道(101)上形成300納米厚度的SiO2介質，生長方法為PECVD；(2)如圖3所示，采用ICP刻蝕的方法在SiO2介質上形成一個形成85度的臺階；(3)如圖4所示，在樣品表面生長氧化鋁介質3納米，生長方法為原子層沉積；(4)如圖5所示，在樣品表面采用濺射的方法在樣品片上沉積鈦金屬60納米；(5)如圖6所示，采用ICP刻蝕的方法刻蝕鈦金屬，在臺階側壁形成30納米厚度的柵金屬電極；(6)如圖7所示，在樣品片上，采用濺射的方法沉積鎢金屬60納米；(7)如圖8所示，采用ICP刻蝕的方法刻蝕鎢金屬，在臺階側壁形成30納米厚度的柵金屬電極；(8)如圖9所示，采用等離子體刻蝕的方法刻蝕去掉柵金屬以外的氧化鋁介質和SiO2介質；(9)如圖10所示，以柵金屬和光刻膠為掩膜，對該樣品進行自對準離子注入，注入離子為鎂，并進行注入激活，形成源漏區域；(10)如圖11所示，在源漏區域沉積鉑/鈦/金(5/10/200納米)的源漏金屬電極。在上述實施例中，SiO2的去除采用ICP系統刻蝕，刻蝕氣體為CHF3，氣流量為30sccm，射頻功率為15瓦，ICP功率為150瓦，腔體壓力為0.8帕。在上述實施例中，氧化鋁的去除采用ICP系統刻蝕，刻蝕氣體為CHF3,氣流量為30sccm，射頻功率為40瓦，ICP功率為180瓦，腔體壓力為0.8帕。在上述實施例中，鈦金屬和鎢金屬的刻蝕都采用ICP系統，刻蝕氣體為SF6，氣流量為20sccm，射頻功率為20瓦，ICP功率為120瓦，腔
體壓力為0.3帕。在上述實施例中，鎂離子注入的劑量為1×1013,能量為30KeV。以上所述的具體實施例，對本專利技術的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本專利技術的具體實施例而已，并不用于限制本專利技術，凡在本專利技術的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本專利技術的保護范圍之內。本文檔來自技高網...

【技術保護點】
一種自對準砷化鎵PMOS器件的制作方法，其制作方法步驟依次是：(1)在N型砷化鎵溝道層上生長SiO2介質300納米；(2)刻蝕SiO2介質層形成85度臺階；(3)在砷化鎵表面生長氧化鋁介質；(4)沉積鈦金屬60納米；(5)采用ICP刻蝕鈦金屬，在臺階側壁形成鈦柵金屬；(6)沉積鎢金屬60納米；(7)采用ICP刻蝕鎢金屬，在臺階側壁形成鎢柵金屬；(8)去掉柵金屬覆蓋區域以外的氧化鋁介質和SiO2介質；(9)自對準離子注入，形成源漏區域；(10)在源漏區域沉積源漏金屬電極。

【技術特征摘要】
1.一種自對準砷化鎵PMOS器件的制作方法，其制作方法步驟依次是：(1)在N型砷化鎵溝道層上生長SiO2介質300納米；(2)刻蝕SiO2介質層形成85度臺階；(3)在砷化鎵表面生長氧化鋁介質；(4)沉積鈦金屬60納米；(5)采用ICP刻蝕鈦金屬，在臺階側壁形成鈦柵金屬；(6)沉積鎢金屬60納米；(7)采用ICP刻蝕鎢金屬，在臺階側壁形成鎢柵金屬；(8)去掉柵金屬覆蓋區域以外的氧化鋁介質和SiO2介質；(9)自對準離子注入，形成源漏區域；(10)在源漏區域沉積源漏金屬電極。2.根據權利要求1所述的一種自對準砷化鎵PMOS器件的制作方法，其特征在于所述柵介質...

【專利技術屬性】
技術研發人員：王勇，王瑛，丁超，
申請(專利權)人：東莞華南設計創新院，廣東工業大學，
類型：發明
國別省市：廣東;44