測試電路制造技術

本發明專利技術公開了一種測試電路，其包括：信號產生模塊用于生成與所述數據線對應的測試數據信號；控制模塊用于在所述測試電路處于工作狀態時，控制所述測試數據信號的輸出；靜電抑制模塊，與所述第一靜電控制端、所述第二靜電控制端、所述控制模塊以及所述信號產生模塊連接，所述靜電抑制模塊用于在所述測試電路處于非工作狀態時，阻止所述數據輸出端輸出。本發明專利技術的測試電路，避免了靜電對顯示畫面的影響，提高了顯示效果。

【技術實現步驟摘要】

本專利技術涉及驅動
，特別涉及一種測試電路。
技術介紹
隨著低溫多晶硅(LTPS)半導體薄膜晶體管的發展，由于LTPS半導體本身超高載流子遷移率的特性，相應的面板周邊的集成電路也成為大家關注的焦點。現有的測試電路(Array Test區域)，用于在Array基板制作完成之后，對陣列基板的電性進行測試；測試電路通過外部扎針輸入的公共信號和時鐘信號生成多個測試數據信號，并通過驅動芯片提供的控制信號控制多個薄膜晶體管的開啟和關閉，以控制測試數據信號的輸出；每個薄膜晶體管連接一條數據線。當測試電路工作時，控制信號為高電平，且外部扎針有輸入信號；當測試電路工作時，控制信號為低電平，外部扎針無輸入信號；導致薄膜晶體管的輸入端處于浮動(Floating)狀態，也即不受任何信號的控制。如果當Floating端口有很大的負極性靜電(比如大于薄膜晶體管的控制端的電壓)導入時，會使得薄膜晶體管的柵極到源極之間的電壓Vgs>0，將會出現導通的狀況，此時負極性的靜電會導入到顯示區域的數據線(Dataline)上，
此時面板可能會出現顯示畫面異常的情況，從而降低了面板的顯示效果。故，有必要提出一種測試電路，以解決上述技術問題。
技術實現思路
本專利技術的目的在于提供一種測試電路，以解決現有技術中現有測試電路的容易在測試完畢時，容易將靜電輸入到顯示區域中，導致面板的顯示異常的技術問題。為解決上述問題，本專利技術的技術方案如下：一種測試電路，其包括：其中所述測試電路用于對顯示區域的薄膜晶體管進行檢測；所述顯示區域包括n條數據線，其中n大于等于2；測試公共信號輸入端、測試時鐘信號輸入端、測試控制端、n個數據輸出端、第一靜電控制端、第二靜電控制端；所述數據輸出端用于向對應的所述數據線輸入測試數據信號；所述數據輸出端與所述數據線一一對應；所述測試電路還包括：信號產生模塊，分別與所述測試公共信號輸入端、所述測試時鐘信號輸入端連接；所述信號產生模塊用于生成與所述數據線對應的測試數據信號；控制模塊，分別與所述測試控制端以及n個數據輸出端連
接，所述控制模塊用于在所述測試電路處于工作狀態時，控制所述測試數據信號的輸出；靜電抑制模塊，與所述第一靜電控制端、所述第二靜電控制端、所述控制模塊以及所述信號產生模塊連接，所述靜電抑制模塊用于在所述測試電路處于非工作狀態時，阻止所述數據輸出端輸出。本專利技術的測試電路，由于在現有的測試電路的基礎上增加了靜電抑制模塊，通過該模塊控制與每個數據線連接的薄膜晶體管的源極的輸入電壓，使得柵極到源極之間的電壓Vgs<0，從而避免了靜電對顯示畫面的影響，提高了顯示效果。【附圖說明】圖1為現有的顯示面板的結構示意圖；圖2為現有的測試電路的電路圖；圖3為圖2中測試電路在非工作狀態時的等效電路圖；圖4為本專利技術的第一種測試電路的電路圖；圖5為本專利技術的顯示面板的結構示意圖；圖6為測試電路在255灰階下正幀充電過程中控制模塊的薄膜晶體管的工作示意圖；圖7為測試電路在255灰階下負幀充電過程中控制模塊的薄膜晶體管的工作示意圖；圖8為測試電路在127灰階下正幀充電過程中控制模塊的
薄膜晶體管的工作示意圖；圖9為測試電路在127灰階下負幀充電過程中控制模塊的薄膜晶體管的工作示意圖；圖10為本專利技術的第二種測試電路的電路圖。【具體實施方式】以下各實施例的說明是參考附加的圖式，用以例示本專利技術可用以實施的特定實施例。本專利技術所提到的方向用語，例如「上」、「下」、「前」、「后」、「左」、「右」、「內」、「外」、「側面」等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本專利技術，而非用以限制本專利技術。在圖中，結構相似的單元是以相同標號表示。請參照圖1，圖1為現有的顯示面板的結構示意圖。如圖1所示，現有的面板的組成部分包括：測試電路區域11(也即Array Test區域)、顯示區域12(AA區)，GOA(Gate On Array)區域13、多路復用選擇(Demux)區域14、扇出(Fanout)區域15、WOA(Wire On Array)區域16、驅動芯片(IC)區域17、柔性連接器(FPC)區域18；其中，Array Test區域11用于在陣列(Array)基板制作完成之后，對Array基板的電性進行測試；AA區12包括多個像素單元，每個像素單元包括紅色像素、藍色像素、綠色像素，AA區用于像素的顯示；GOA區域13，用于產生顯示區域內的TFT的柵極驅動信號；Fanout區域15，用于實現IC與AA區的數據線之間的走線連接；Demux區域14，
用于將從IC側引出的輸出端進行拆分，以實現多條Dataline的驅動；WOA區域16，用于面板周圍走線的連接；IC區域17，用于IC的粘合(Bonding)，該驅動芯片用于提供AA區域的數據信號；FPC區域18，用于FPC的Bonding，通過FPC連接電路板。其中測試電路區域11通過連接線19與IC區域17連接，以向測試電路提供測試控制信號(ATEN)，具體地，在測試電路工作時，測試控制信號為高電平，當測試電路測試完成之后，測試控制信號為低電平，也即將測試電路關閉，防止測試電路對于AA區顯示影響。如圖2所示，現有的測試電路的電路圖。以顯示面板具有6條數據線為例。其中，測試電路包括信號產生模塊、該信號產生模塊包括第一信號產生模塊100、第二信號產生模塊200、控制模塊300；第一信號產生模塊100也即第一級多路分配器，通過面板上的測試時鐘信號輸入端(接入點)，其輸入的信號為AC1、AC2，將測試公共信號輸入端(接入點)輸入的公共信號A分成兩個測試數據信號。第二信號產生模塊100也即第二級多路分配器，通過測試時鐘信號輸入端，其輸入的信號為AC3、AC4和AC5，將第一級多路分配器生成的兩個測試數據信號中的每個信號分成三個測試數據信號。控制模塊300，通過測試控制端輸入的ATEN信號控制測試電路與AA區的連通性。當測試電路工作時，ATEN信號為高電平，薄膜晶體管T9～T14閉合。通過AC1～AC5的分時操作實現輸入到數據線
D1～D6上的信號的改變。當測試電路不工作時，ATEN信號為低電平，薄膜晶體管T9～T14斷開。此時，不管AC1～AC5信號如何切換，都不會影響到輸入到D1～D6的信號。當測試電路關閉之后，面板開始正常工作，此時數據線D1～D6通過IC輸出的信號和GOA電路輸出的信號進行充電控制。比如IC輸出的信號為數據信號，GOA電路輸出的信號為掃描信號。如圖3所示，當測試電路關閉之后，數據線D1～D6由于受到IC和GOA電路的控制，電位在(-5V～5V)之間變化。然而，由于此時測試公共信號輸入端未輸出公共信號，也即薄膜晶體管T9～T14的源極無信號輸入，即處于Floating狀態。當面板在進行正常工作時，數據線D1～D6上的電壓在-5V～5V之間變化，ATEN信號為低電平(-7V)。此時，如果Floating端口有很大的負極性靜電(小于-7V)導入時，使得薄膜晶體管T9～T14的柵極源極之間的電壓Vgs>0，將會導致T9～T14導通，從而使得負極性的靜電會導入到AA區Dataline上，導致面板可能會出現顯示畫面的本文檔來自技高網...

【技術保護點】
一種測試電路，其特征在于，包括：其中所述測試電路用于對顯示區域的薄膜晶體管進行檢測；所述顯示區域包括n條數據線，其中n大于等于2；測試公共信號輸入端、測試時鐘信號輸入端、測試控制端、n個數據輸出端、第一靜電控制端、第二靜電控制端；所述數據輸出端用于向對應的所述數據線輸入測試數據信號；所述數據輸出端與所述數據線一一對應；所述測試電路還包括：信號產生模塊，分別與所述測試公共信號輸入端、所述測試時鐘信號輸入端連接；所述信號產生模塊用于生成與所述數據線對應的測試數據信號；控制模塊，分別與所述測試控制端以及n個數據輸出端連接，所述控制模塊用于在所述測試電路處于工作狀態時，控制所述測試數據信號的輸出；靜電抑制模塊，與所述第一靜電控制端、所述第二靜電控制端、所述控制模塊以及所述信號產生模塊連接，所述靜電抑制模塊用于在所述測試電路處于非工作狀態時，阻止所述數據輸出端輸出。

【技術特征摘要】
1.一種測試電路，其特征在于，包括：其中所述測試電路用于對顯示區域的薄膜晶體管進行檢測；所述顯示區域包括n條數據線，其中n大于等于2；測試公共信號輸入端、測試時鐘信號輸入端、測試控制端、n個數據輸出端、第一靜電控制端、第二靜電控制端；所述數據輸出端用于向對應的所述數據線輸入測試數據信號；所述數據輸出端與所述數據線一一對應；所述測試電路還包括：信號產生模塊，分別與所述測試公共信號輸入端、所述測試時鐘信號輸入端連接；所述信號產生模塊用于生成與所述數據線對應的測試數據信號；控制模塊，分別與所述測試控制端以及n個數據輸出端連接，所述控制模塊用于在所述測試電路處于工作狀態時，控制所述測試數據信號的輸出；靜電抑制模塊，與所述第一靜電控制端、所述第二靜電控制端、所述控制模塊以及所述信號產生模塊連接，所述靜電抑制模塊用于在所述測試電路處于非工作狀態時，阻止所述數據輸出端輸出。2.根據權利要求1所述的測試電路，其特征在于，所述信號產生模塊具有n個輸出端；所述靜電抑制模塊包括第一靜電抑制單元和第二靜電抑制
\t單元；所述第一靜電抑制單元包括第一薄膜晶體管組；所述第一薄膜晶體管組中的每個薄膜晶體管的第一抑制輸出端與所述信號產生模塊的第2k+1輸出端中的一個連接；每個所述第一抑制輸出端對應一所述第2k+1輸出端；所述第一薄膜晶體管組中的每個薄膜晶體管的輸入端與所述第一靜電控制端連接；其中k大于等于0；所述第一薄膜晶體管組中的每個薄膜晶體管的控制端與所述測試控制端連接。3.根據權利要求2所述的測試電路，其特征在于，所述第二靜電抑制單元包括第二薄膜晶體管組；所述第二薄膜晶體管組中的每個薄膜晶體管的第二抑制輸出端與所述信號產生模塊的第2k輸出端中的一個連接，每個所述第二抑制輸出端對應一所述第2k輸出端；所述第二薄膜晶體管組中的每個薄膜晶體管的輸入端與所述第二靜電控制端連接；所述第二薄膜晶體管組中的每個薄膜晶體管的控制端與所述測試控制端連接。4.根據權利要求1所述的測試電路，其特征在于，所述測試時鐘信號輸入端包括m個總測試時鐘信號輸入端；所述信號產生模塊包括第一信號產生單元和第二信號產生單元；所述第一信號產生單元包括第三薄膜晶體管組，所述第三薄膜晶體管組包括m個復用薄膜...

【專利技術屬性】
技術研發人員：馬亮，趙莽，
申請(專利權)人：武漢華星光電技術有限公司，
類型：發明
國別省市：湖北;42