本實(shí)用新型專利技術(shù)涉及一種超低寫功耗的靜態(tài)隨機(jī)存儲(chǔ)器，通過(guò)將傳統(tǒng)的6管存儲(chǔ)單元的訪問(wèn)管由NMOS晶體管改為PMOS晶體管，并將原來(lái)的NMOS下拉管源端所接的地端改為由寫字線反WWL_N控制的NMOS電流源的虛地端，將傳統(tǒng)的6管存儲(chǔ)單元改造成電壓型靈敏放大器；并在寫數(shù)據(jù)通路中加入靈敏放大器作為寫數(shù)據(jù)緩存。本實(shí)用新型專利技術(shù)節(jié)省了寫操作所消耗的位線翻轉(zhuǎn)功耗，與傳統(tǒng)的位線全擺幅寫操作相比，單次寫操作所消耗的位線翻轉(zhuǎn)功耗下降了4.2倍。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本技術(shù)涉及靜態(tài)隨機(jī)存儲(chǔ)器設(shè)計(jì)領(lǐng)域，特別涉及一種超低寫功耗的靜態(tài)隨機(jī)存儲(chǔ)器。
技術(shù)介紹
靜態(tài)隨機(jī)存儲(chǔ)器作為集成電路中的重要的存儲(chǔ)元件，由于其高性能，高可靠性，低功耗等優(yōu)點(diǎn)被廣泛的應(yīng)用于高性能計(jì)算器系統(tǒng)(CPU)，片上系統(tǒng)(SOC)，手持設(shè)備等計(jì)算領(lǐng)域。根據(jù)國(guó)際半導(dǎo)體技術(shù)藍(lán)圖ITRS的估計(jì)，到2016年，嵌入式的靜態(tài)隨機(jī)存儲(chǔ)器面積占到整個(gè)計(jì)算器系統(tǒng)(CPU)，片上系統(tǒng)(SOC)面積的90％。其消耗的功耗占到片上整個(gè)計(jì)算器系統(tǒng)(CPU)，片上系統(tǒng)(SOC)的40％，其中動(dòng)態(tài)功耗占到大約14％。對(duì)于靜態(tài)隨機(jī)存儲(chǔ)器的寫操作，通常位線需要全擺幅操作，相比于讀操作時(shí)位線只需要放電很小的電壓差，由靈敏放大器小電壓差放大至全擺幅而言，寫操作消耗的功耗更大。如說(shuō)明書附圖2，圖2為傳統(tǒng)的靜態(tài)隨機(jī)存儲(chǔ)器寫數(shù)據(jù)通路電路設(shè)計(jì)原理圖。該寫數(shù)據(jù)通路包括多個(gè)6管存儲(chǔ)單元，位線預(yù)充電與均衡器，寫驅(qū)動(dòng)器。多個(gè)6管存儲(chǔ)單元共用位線BL和位線反BL_N。假設(shè)位線BL和位線反BL_N上的負(fù)載電容分別為CBL和CBL_N。多個(gè)6管存儲(chǔ)單元通過(guò)位線BL和位線反BL_N連接位線預(yù)充電與均衡器，寫驅(qū)動(dòng)器；位線預(yù)充電、均衡器由2個(gè)預(yù)充電PMOS晶體管P0、P1和一個(gè)均衡PMOS晶體管P2組成。位線BL連接P0的漏端和P2的源端。位線反BL_N連接P1的漏端和P2的漏端。位線預(yù)充電反信號(hào)PRE_N連接P0-P2的柵端。電源電壓VCC連接P0、P1的源端。寫驅(qū)動(dòng)器由反相器I0，三態(tài)反相器I1、I2組成。寫驅(qū)動(dòng)器的輸入連接寫數(shù)據(jù)D，輸出連
接位線BL和位線反BL_N。現(xiàn)結(jié)合圖3，傳統(tǒng)的靜態(tài)隨機(jī)存儲(chǔ)器寫數(shù)據(jù)通路的波形圖來(lái)說(shuō)明該電路的工作原理。在保持模式時(shí)，寫使能信號(hào)WE為低，寫驅(qū)動(dòng)器關(guān)閉。位線預(yù)充電信號(hào)PRE_N為低，位線預(yù)充電、均衡器中3個(gè)PMOS晶體管都處于導(dǎo)通狀態(tài)，位線BL和位線反BL_N被預(yù)充到電源電壓VCC。所有的字線信號(hào)WL為低，因此所有的6管存儲(chǔ)單元的處于保持?jǐn)?shù)據(jù)狀態(tài)。在寫操作時(shí)，首先，位線預(yù)充電反信號(hào)PRE_N拉高，位線預(yù)充電與均衡器中3個(gè)PMOS晶體管P0-P2關(guān)斷，位線BL和位線反BL_N浮空。然后，寫使能信號(hào)WE為高，寫驅(qū)動(dòng)器打開，寫驅(qū)動(dòng)器將寫數(shù)據(jù)D驅(qū)動(dòng)至位線BL和位線反BL_N。位線BL和位線反BL_N中的其中一條保持在預(yù)充電電平VCC，另一條被從VCC放電到地VSS，這一過(guò)程由于不從電源VCC抽取電流，消耗的能量為0。然后，被選中的6管存儲(chǔ)單元字線WL拉高，寫驅(qū)動(dòng)器通過(guò)驅(qū)動(dòng)位線BL和位線反BL_N將選中的6管存儲(chǔ)單元中存儲(chǔ)的數(shù)據(jù)改寫。當(dāng)被選中的6管存儲(chǔ)單元中存儲(chǔ)的數(shù)據(jù)改寫完成時(shí)，字線WL拉低，被選中的6管存儲(chǔ)保持其被改寫的數(shù)據(jù)。然后寫使能信號(hào)拉低，寫驅(qū)動(dòng)器關(guān)閉，位線BL和位線反BL_N浮空。然后，位線預(yù)充電反信號(hào)PRE_N拉低，位線預(yù)充電、均衡器中的3個(gè)PMOS晶體管導(dǎo)通，位線BL和位線反BL_N中之前為電源電壓VCC的一條位線保持在VCC，之前為地VSS的一條位線被充電至VCC。這一過(guò)程從電源VCC抽取電流，消耗的能量為CBL·VCC·VCC，即CBL·VCC2。后綜上所述，對(duì)于每一次寫操作，包括寫操作時(shí)寫驅(qū)動(dòng)器驅(qū)動(dòng)位線BL和位線反BL_N，和寫操作完成時(shí)位線預(yù)充電、均衡器對(duì)位線BL和位線反BL_N的均衡和預(yù)充電操作，對(duì)每一對(duì)位線BL和位線反BL_N來(lái)說(shuō)，其消耗的翻轉(zhuǎn)功耗為，寫操作時(shí)的消耗的能量加上位線預(yù)充電、均衡操作時(shí)消耗的能量，即0+CBL·VCC2,為CBL·VCC2。
技術(shù)實(shí)現(xiàn)思路
為了降低寫操作消耗，本技術(shù)提供一種超低寫功耗的靜態(tài)隨機(jī)存儲(chǔ)器。本技術(shù)的技術(shù)解決方案如下：本技術(shù)的超低寫功耗的靜態(tài)隨機(jī)存儲(chǔ)器，包括控制電路與預(yù)譯碼器101、位線預(yù)充電與均衡器、寫驅(qū)動(dòng)器102、字線譯碼器與驅(qū)動(dòng)器103及存儲(chǔ)陣列105，所述存儲(chǔ)陣列105包括多行6管存儲(chǔ)單元，其特殊之處在于：每個(gè)6管存儲(chǔ)單元的兩個(gè)訪問(wèn)管為PMOS晶體管，每個(gè)6管存儲(chǔ)單元的兩個(gè)NMOS下拉管源端與由寫字線反WWL_N控制的NMOS電流源104的虛地端連接，每行6管存儲(chǔ)單元共享一個(gè)NMOS電流源104；所述靜態(tài)隨機(jī)存儲(chǔ)器還包括靈敏放大器，所述寫驅(qū)動(dòng)器102通過(guò)靈敏放大器和位線預(yù)充電與均衡器連接，所述靈敏放大器用于將寫數(shù)據(jù)寫入并緩存，再通過(guò)靈敏放大器對(duì)位線進(jìn)行放電，從而將全擺幅的寫數(shù)據(jù)轉(zhuǎn)換成位線上的小信號(hào)電壓差并傳送到被選中的6管存儲(chǔ)單元的存儲(chǔ)節(jié)點(diǎn)上。上述靈敏放大器包括PMOS晶體管P3、PMOS晶體管P4、交叉耦合反相器、NMOS晶體管N30、輸出反相器I3、輸出反相器I4及靈敏放大器預(yù)充電與均衡器；PMOS晶體管P3及PMOS晶體管P4的柵端接讀寫使能反RWE_N，所述PMOS晶體管P3的源端、漏端分別接位線BL和放大線SL，所述PMOS晶體管P4的源端、漏端分別接位線反BL_N和放大線反SL_N；所述交叉耦合反相器由下拉NMOS晶體管N31、下拉NMOS晶體管N32和上拉PMOS晶體管P31、上拉PMOS晶體管P32組成，其中下拉NMOS晶體管N31及下拉NMOS晶體管N32的源端接虛地，上拉PMOS晶體管P31、上拉PMOS晶體管P32的源端接電源電壓VCC，下拉NMOS晶體管N31的漏端及柵端分別對(duì)應(yīng)與上拉PMOS晶體管P31的漏端及柵端連接，下拉NMOS晶體管N32的漏端及柵端分別對(duì)應(yīng)與上拉PMOS晶體管P32的漏端及
柵端連接，下拉NMOS晶體管N31的漏端與上拉PMOS晶體管P31的漏端之間具有數(shù)據(jù)節(jié)點(diǎn)C，下拉NMOS晶體管N31的柵端與上拉PMOS晶體管P31的柵端之間具有數(shù)據(jù)節(jié)點(diǎn)D，下拉NMOS晶體管N32的柵端與上拉PMOS晶體管P32的柵端之間具有數(shù)據(jù)節(jié)點(diǎn)C′，下拉NMOS晶體管N32的漏端與上拉PMOS晶體管P32的漏端之間具有數(shù)據(jù)節(jié)點(diǎn)D′，數(shù)據(jù)節(jié)點(diǎn)C與數(shù)據(jù)節(jié)點(diǎn)C′連接，數(shù)據(jù)節(jié)點(diǎn)D與數(shù)據(jù)節(jié)點(diǎn)D′連接；所述數(shù)據(jù)節(jié)點(diǎn)C及輸出反相器I3的輸入端與放大線SL_連接，輸出反相器I3的輸出端接讀數(shù)據(jù)反Q_N；所述數(shù)據(jù)節(jié)點(diǎn)D′及輸出反相器I4的輸入端與放大線反SL_N連接，所述輸出反相器I4的輸出端接讀數(shù)據(jù)Q；所述NMOS晶體管N30的柵端接靈敏放大器使能SAE，NMOS晶體管N30的源端接虛地Virtual_VSS<W>；NMOS晶體管N30的漏端接地；所述靈敏放大器預(yù)充電與均衡器包括三個(gè)PMOS晶體管，三個(gè)PMOS晶體管的柵端共結(jié)點(diǎn)，其中兩個(gè)PMOS晶體管的源端連接電源VCC，漏端分別連接一條放大線；另外一個(gè)PMOS晶體管的漏端和源端連接在兩條放大線之間。上述NMOS電流源104由NMOS晶體管N10組成，NMOS晶體管N10的漏端接一行6管存儲(chǔ)單元的虛地端，柵端接寫字線反WWL_N,，源端接地VSS。上述控制電路與譯碼器101通過(guò)多條行預(yù)譯碼YPD和一條本地寫使能反信號(hào)LWEN連接字線譯碼器與驅(qū)動(dòng)器103、通過(guò)位線預(yù)充電反BL_PRE_N與位線預(yù)充電及均衡器連接、通過(guò)讀寫使能反RE_N與靈敏放大器PMOS晶體管P3及靈敏放大器PMOS晶體管P4連接、通過(guò)靈敏放大器預(yù)充電反SA_PRE_N與靈敏放大器預(yù)充電與均衡器的三個(gè)PMOS晶體管的柵端連接、通過(guò)靈敏放大器使能SAE與NMOS晶體管N30的柵端連接本文檔來(lái)自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種超低寫功耗的靜態(tài)隨機(jī)存儲(chǔ)器，包括控制電路與預(yù)譯碼器(101)、位線預(yù)充電與均衡器、寫驅(qū)動(dòng)器(102)、字線譯碼器與驅(qū)動(dòng)器(103)及存儲(chǔ)陣列(105)，所述存儲(chǔ)陣列(105)包括多行6管存儲(chǔ)單元，其特征在于：每個(gè)6管存儲(chǔ)單元的兩個(gè)訪問(wèn)管為PMOS晶體管，每個(gè)6管存儲(chǔ)單元的兩個(gè)NMOS下拉管源端與由寫字線反WWL_N控制的NMOS電流源(104)的虛地端連接，每行6管存儲(chǔ)單元共享一個(gè)NMOS電流源(104)；所述靜態(tài)隨機(jī)存儲(chǔ)器還包括靈敏放大器，所述寫驅(qū)動(dòng)器(102)通過(guò)靈敏放大器和位線預(yù)充電與均衡器連接，所述靈敏放大器用于將寫數(shù)據(jù)寫入并緩存，再通過(guò)靈敏放大器對(duì)位線進(jìn)行放電，從而將全擺幅的寫數(shù)據(jù)轉(zhuǎn)換成位線上的小信號(hào)電壓差并傳送到被選中的6管存儲(chǔ)單元的存儲(chǔ)節(jié)點(diǎn)上。
【技術(shù)特征摘要】
1.一種超低寫功耗的靜態(tài)隨機(jī)存儲(chǔ)器，包括控制電路與預(yù)譯碼器(101)、位線預(yù)充電與均衡器、寫驅(qū)動(dòng)器(102)、字線譯碼器與驅(qū)動(dòng)器(103)及存儲(chǔ)陣列(105)，所述存儲(chǔ)陣列(105)包括多行6管存儲(chǔ)單元，其特征在于：每個(gè)6管存儲(chǔ)單元的兩個(gè)訪問(wèn)管為PMOS晶體管，每個(gè)6管存儲(chǔ)單元的兩個(gè)NMOS下拉管源端與由寫字線反WWL_N控制的NMOS電流源(104)的虛地端連接，每行6管存儲(chǔ)單元共享一個(gè)NMOS電流源(104)；所述靜態(tài)隨機(jī)存儲(chǔ)器還包括靈敏放大器，所述寫驅(qū)動(dòng)器(102)通過(guò)靈敏放大器和位線預(yù)充電與均衡器連接，所述靈敏放大器用于將寫數(shù)據(jù)寫入并緩存，再通過(guò)靈敏放大器對(duì)位線進(jìn)行放電，從而將全擺幅的寫數(shù)據(jù)轉(zhuǎn)換成位線上的小信號(hào)電壓差并傳送到被選中的6管存儲(chǔ)單元的存儲(chǔ)節(jié)點(diǎn)上。2.根據(jù)權(quán)利要求1所述的超低寫功耗的靜態(tài)隨機(jī)存儲(chǔ)器，其特征在于：所述靈敏放大器包括PMOS晶體管P3、PMOS晶體管P4、交叉耦合反相器、NMOS晶體管N30、輸出反相器I3、輸出反相器I4及靈敏放大器預(yù)充電與均衡器；PMOS晶體管P3及PMOS晶體管P4的柵端接讀寫使能反RWE_N，所述PMOS晶體管P3的源端、漏端分別接位線BL和放大線SL，所述PMOS晶體管P4的源端、漏端分別接位線反BL_N和放大線反SL_N；所述交叉耦合反相器由下拉NMOS晶體管N31、下拉NMOS晶體管N32和上拉PMOS晶體管P31、上拉PMOS晶體管P32組成，其中下拉NMOS晶體管N31及下拉NMOS晶體管N32的源端接虛地，上拉PMOS晶體管P31、上拉PMOS晶體管P32的源端接電源電壓VCC，下拉NMOS晶體管N31的漏端及柵端分別對(duì)應(yīng)與上拉PMOS晶體管P31的漏端及柵端連接，下拉NMOS晶體管N32的漏端及柵端分別對(duì)應(yīng)與上拉PMOS晶體管P32的漏端及
\t柵端連接，下拉NMOS晶體管N31的漏端與上拉PMOS晶體管P31的漏端之間具有數(shù)據(jù)節(jié)點(diǎn)C，下拉NMOS晶體管N31的柵端與上拉PMOS晶體管P31的柵端之間具有數(shù)據(jù)節(jié)點(diǎn)D，下拉NMOS晶體管N32的柵端與上拉PMOS晶體管P32的柵端之...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：熊保玉，拜福君，
申請(qǐng)(專利權(quán))人：西安紫光國(guó)芯半導(dǎo)體有限公司，
類型：新型
國(guó)別省市：陜西;61
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。