一種LED芯片結(jié)構(gòu)及其制造方法技術(shù)

本發(fā)明專利技術(shù)公開了一種LED芯片結(jié)構(gòu)及其制造方法，包括襯底、N型層、有源層、P型層、N型半導(dǎo)體粗化層、透明導(dǎo)電層、P電極和N電極，襯底上依次形成N型層、有源層和P型層，N型層和N電極連接，P型層上形成N型半導(dǎo)體粗化層，N型半導(dǎo)體粗化層由N型半導(dǎo)體材料經(jīng)區(qū)域性粗化后形成的粗化區(qū)和未經(jīng)粗化的電流阻擋區(qū)構(gòu)成，粗化區(qū)由同一個平面上多個單獨的錐形凸塊組成，粗化深度為露出P型層，N型半導(dǎo)體粗化層以及粗化后露出的P型層上形成與其歐姆接觸的透明導(dǎo)電層，透明導(dǎo)電層上形成P電極。本發(fā)明專利技術(shù)提升了出光效率、杜絕由于電流阻擋區(qū)被打線打裂導(dǎo)致的掉電極現(xiàn)象、改善了芯片表面的電流分布。

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)涉及LED
，特別涉及一種LED芯片結(jié)構(gòu)及其制造方法。
技術(shù)介紹
常規(guī)的GaN基LED芯片結(jié)構(gòu)，由于GaN的折射率與空氣之間的折射率之間存在較大差異，在與空氣交接的界面有全反射現(xiàn)象的存在，根據(jù)斯涅耳定律，其最大的光入射臨界角度只有23.5°左右，也就是說只有入射角小于23.5°的入射光才能出射到空氣中，其余入射角大于23.5°的光只能再反射回芯片的內(nèi)部，這極大的影響LED芯片的外量子效率。為了提高光取出效率，通常會對芯片與空氣接觸的界面進(jìn)行粗化。對于正裝芯片，主要粗化區(qū)分為兩類：一是P-GaN，例如申請專利號為：CN201110064300.2、CN201410091099.0、CN201310424414.2的專利文獻(xiàn)；一是ITO層，例如申請專利號為：CN201210281687.1的專利文獻(xiàn)。P-GaN由于受本身特性所限，其厚度不會太厚，一般在幾千埃的厚度范圍，對于這么薄一層P-GaN進(jìn)行粗化，極難控制粗化深度，容易出現(xiàn)粗化過深情況，從而影響芯片有源區(qū)。對于ITO粗化的方式，由于LED芯片結(jié)構(gòu)越來越成熟，對于LED芯片亮度的要求也越來越高，基于對亮度提升的需求，ITO厚度越來越薄，目前常見使用厚度為300-2000埃，對此厚度的ITO進(jìn)行粗化，極難控制ITO粗化的程度，如果加厚厚度粗化，不僅會增加成本，而且粗化工藝提升的亮度會被由于ITO加厚亮度下降所抵消。同時，由于常規(guī)的LED芯片結(jié)構(gòu)上ITO與整面的P-GaN形成歐姆接觸，電流在電極附近聚集的現(xiàn)象嚴(yán)重。雖然增加圖形化的電流阻擋層可以杜絕電極正下方電流聚集現(xiàn)象，但是在電流阻擋層的邊緣仍然存在電流聚集現(xiàn)象，由于電流聚集現(xiàn)象，LED芯片僅僅是部分區(qū)域被充分利用來發(fā)光，這會導(dǎo)致LED芯片Droop效應(yīng)，限制芯片飽和電流。同時現(xiàn)有的電流阻擋層均采用硅的氧化物或者氮化物制成，在芯片封裝打線的過程中，常出現(xiàn)電流阻擋層被打碎從而導(dǎo)致芯片電極脫落的現(xiàn)象。鑒于此，本專利技術(shù)人為此研制出一種LED芯片結(jié)構(gòu)及其制造方法，有效的解決了上述問題，本案由此產(chǎn)生。
技術(shù)實現(xiàn)思路
本專利技術(shù)提供的一種LED芯片結(jié)構(gòu)及其制造方法，提升了LED芯片的出光效率，杜絕了現(xiàn)有電流阻擋層在打線時被打裂導(dǎo)致掉電極的現(xiàn)象，改善了芯片表面的電流分布。為了實現(xiàn)上述目的，本專利技術(shù)的技術(shù)方案如下：一種LED芯片結(jié)構(gòu)，其特征在于：包括襯底、N型層、有源層、P型層、N型半導(dǎo)體粗化層、透明導(dǎo)電層、P電極和N電極，襯底上依次形成N型層、有源層和P型層，N型層和N電極連接，P型層上形成N型半導(dǎo)體粗化層，N型半導(dǎo)體粗化層由N型半導(dǎo)體材料經(jīng)區(qū)域性粗化后形成的粗化區(qū)和未經(jīng)粗化的電流阻擋區(qū)構(gòu)成，粗化區(qū)由同一個平面上多個單獨的錐形凸塊組成，粗化深度為露出P型層，N型半導(dǎo)體粗化層以及粗化后露出的P型層上形成與其歐姆接觸的透明導(dǎo)電層，透明導(dǎo)電層上形成P電極。所述N型層為N-GaN層，P型層為P-GaN層,N型半導(dǎo)體材料為N-GaN，所述透明導(dǎo)電層采用ITO或AZO。所述N型半導(dǎo)體粗化層由N型半導(dǎo)體材料區(qū)域粗化后露出的P型層面積，在遠(yuǎn)離P電極的方向上逐漸增加。所述粗化區(qū)和電流阻擋區(qū)在遠(yuǎn)離P電極的方向上交替布置。所述N型半導(dǎo)體粗化層厚度為1μm-4μm。所述錐形凸塊為六棱錐形凸塊。一種LED芯片結(jié)構(gòu)的制造方法，包括如下步驟：S1：采用金屬氣象外延方式在襯底上依次沉積N型層、有源層、P型層和N型半導(dǎo)體層；S2：通過刻蝕裸露出部分N型層；S3：N型半導(dǎo)體層選擇性區(qū)域粗化形成粗化區(qū)和未粗化的電流阻擋區(qū)，從而制得N型半導(dǎo)體粗化層，其中粗化區(qū)為采用N型半導(dǎo)體粗化液進(jìn)行粗化，形成多個單獨的錐形凸塊，錐形凸塊之間漏出P型層；S4：利用蒸鍍或者濺鍍的方式在電流阻擋區(qū)和粗化區(qū)上沉積一層透明導(dǎo)電層，采用高溫加熱的方式使透明導(dǎo)電層與粗化區(qū)錐形凸塊之間露出的P型層及N型半導(dǎo)體粗化層形成歐姆接觸；S5：依次利用光刻、蒸鍍和剝離的方式形成P電極和N電極。所述襯底為帶有PSS結(jié)構(gòu)的藍(lán)寶石襯底，N型層、P型層和型半導(dǎo)體分別為N-GaN層、P-GaN層和N-GaN，所述透明導(dǎo)電層采用ITO或AZO。還包括S6，在P電極和N電極之間利用SiO2或Si3N4形成鈍化層。步驟S4中高溫加熱LED芯片的方式為，使用快速退火爐加熱LED芯片，溫度500℃，持溫時間為1min。采用上述方案后，本專利技術(shù)電流橫向擴(kuò)散機(jī)構(gòu)由選擇性區(qū)域粗化的N型半導(dǎo)體粗化層和透明導(dǎo)電層組成。N型半導(dǎo)體粗化層由于與P型層形成反向PN節(jié)無法直接向下傳導(dǎo)電流，起到電流阻擋的作用。而與P型層形成歐姆接觸的透明導(dǎo)電層起到向下傳輸電流作用，通過合理的分配錐形凸起之間露出P型層面積的分布可以改變LED芯片表面電流分布，從而達(dá)到提升電流密度均勻性、提升芯片亮度的目的。利用粗化區(qū)的錐形凸塊，還可增加光的向外擴(kuò)散，增強出光效率。由于未使用硅的氧化物或者氮化物制成的電流阻擋層，因此不存在在打線時掉電極的現(xiàn)象。附圖說明圖1是本專利技術(shù)一種實施例的結(jié)構(gòu)示意圖；圖2是本專利技術(shù)另一種實施例的結(jié)構(gòu)示意圖。標(biāo)號說明襯底1，N-GaN層2，有源層3，P-GaN層4，N型半導(dǎo)體粗化層5，電流阻擋區(qū)51，粗化區(qū)52，六棱錐形凸塊521，透明導(dǎo)電層6，P電極7，N電極8。具體實施方式為了進(jìn)一步解釋本專利技術(shù)的技術(shù)方案，下面通過具體實施例來對本專利技術(shù)進(jìn)行詳細(xì)闡述。如圖1-2所示，是本專利技術(shù)揭示的一種LED芯片結(jié)構(gòu)，包括襯底1、N-GaN層2、有源層3、P-GaN層4、N型半導(dǎo)體粗化層5、透明導(dǎo)電層6、P電極7和N電極8。襯底1上依次形成N-GaN層2、有源層3和P-GaN層4、N型半導(dǎo)體粗化層5。N-GaN層2和N電極8連接。P-GaN層4上形成厚度為1μm-4μm的N型半導(dǎo)體粗化層5。N型半導(dǎo)體粗化層5包括處于同一平面上的未粗化形成的電流阻擋區(qū)51和粗化區(qū)52構(gòu)成，電流阻擋區(qū)51和粗化區(qū)52由N-GaN制成。粗化區(qū)52由同一個平面上多個單獨的六棱錐形凸塊521組成，六棱錐形凸塊521之間露出P型層。N型半導(dǎo)體粗化層5以及粗化后露出的P型層上形成透明導(dǎo)電層6，透明導(dǎo)電層與粗化后露出的P型層以及N型半導(dǎo)體粗化層形成歐姆接觸。透明導(dǎo)電層6上形成P電極7。因此透明導(dǎo)電層6可通過六棱錐形凸塊521之間的空隙，將電流直接向下傳導(dǎo)。透明導(dǎo)電層6優(yōu)選采用ITO或AZO制成。其中P電極7和N電極8之間還利用SiO2或Si3N4形成鈍化層（常見結(jié)構(gòu)，圖中未示出），以提高成品率、可靠性和改善光電參數(shù)。如圖1所示，是電流阻擋區(qū)51和粗化區(qū)52分布情況的一種實施例，即P電極7下形成的為電流阻擋區(qū)51，無電極分布區(qū)域為粗化區(qū)52。如圖2所示，是電流阻擋區(qū)51和粗化區(qū)52分布情況的另一種實施例，即P電極7下形成的為電流阻擋區(qū)51，無電極分布區(qū)域部分形成粗化區(qū)52，另一部分為電流阻擋區(qū)51，比如圖示中粗化區(qū)52和電流阻擋區(qū)51交替布置。選擇性粗化最重要的是，使粗化區(qū)52露出的P-GaN層4面積在遠(yuǎn)離P電極7的方向面積增加。減少P電極7附近的電流聚集，以達(dá)到電流選擇性分布的目的，使P-GaN層4表面的電流分布更均勻。本專利技術(shù)由于和P-GaN層4接觸的電流阻擋區(qū)51和粗化區(qū)52起到防止P極電流直接向下傳導(dǎo)的作用，起到CBL（電流阻擋層）的作用，無需使用由硅的氧化物或者氮化物制成本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點】
一種LED芯片結(jié)構(gòu)，其特征在于：包括襯底、N型層、有源層、P型層、N型半導(dǎo)體粗化層、透明導(dǎo)電層、P電極和N電極，襯底上依次形成N型層、有源層和P型層，N型層和N電極連接，P型層上形成N型半導(dǎo)體粗化層，N型半導(dǎo)體粗化層由N型半導(dǎo)體材料經(jīng)區(qū)域性粗化后形成的粗化區(qū)和未經(jīng)粗化的電流阻擋區(qū)構(gòu)成，粗化區(qū)由同一個平面上多個單獨的錐形凸塊組成，粗化深度為露出P型層，N型半導(dǎo)體粗化層以及粗化后露出的P型層上形成與其歐姆接觸的透明導(dǎo)電層，透明導(dǎo)電層上形成P電極。

【技術(shù)特征摘要】
1.一種LED芯片結(jié)構(gòu)，其特征在于：包括襯底、N型層、有源層、P型層、N型半導(dǎo)體粗化層、透明導(dǎo)電層、P電極和N電極，襯底上依次形成N型層、有源層和P型層，N型層和N電極連接，P型層上形成N型半導(dǎo)體粗化層，N型半導(dǎo)體粗化層由N型半導(dǎo)體材料經(jīng)區(qū)域性粗化后形成的粗化區(qū)和未經(jīng)粗化的電流阻擋區(qū)構(gòu)成，粗化區(qū)由同一個平面上多個單獨的錐形凸塊組成，粗化深度為露出P型層，N型半導(dǎo)體粗化層以及粗化后露出的P型層上形成與其歐姆接觸的透明導(dǎo)電層，透明導(dǎo)電層上形成P電極。2.如權(quán)利要求1所述的一種LED芯片結(jié)構(gòu)，其特征在于：所述N型層為N-GaN層，P型層為P-GaN層,N型半導(dǎo)體材料為N-GaN，所述透明導(dǎo)電層采用ITO或AZO。3.如權(quán)利要求1所述的一種LED芯片結(jié)構(gòu)，其特征在于：所述N型半導(dǎo)體粗化層由N型半導(dǎo)體材料區(qū)域粗化后露出的P型層面積，在遠(yuǎn)離P電極的方向上逐漸增加。4.如權(quán)利要求1所述的一種LED芯片結(jié)構(gòu)，其特征在于：所述粗化區(qū)和電流阻擋區(qū)在遠(yuǎn)離P電極的方向上交替布置。5.如權(quán)利要求1所述的一種LED芯片結(jié)構(gòu)，其特征在于：所述N型半導(dǎo)體粗化層厚度為1μm-4μm。6.如權(quán)利要求1所述的一種LED芯片結(jié)構(gòu)，其特征在于：所述錐形凸塊為六棱錐形凸塊。7.一種LED芯片...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：鄔新根，張永，陳凱軒，李俊賢，吳奇隆，李小平，陳亮，劉英策，魏振東，周弘毅，黃新茂，蔡立鶴，
申請(專利權(quán))人：廈門乾照光電股份有限公司，
類型：發(fā)明
國別省市：福建;35