功率放大模塊制造技術

本發明專利技術提供的功率放大模塊能抑制伴隨增益變化的輸入阻抗變化。包括：基極輸入第一信號的第一晶體管；基極輸入第一信號且集電極與第一晶體管的集電極連接的第二晶體管；一端被提供第一偏置電流且另一端與第一晶體管的基極連接的第一電阻；一端與第一電阻的一端連接且另一端與第二晶體管的基極連接的第二電阻；一端被提供第二偏置電流且另一端與第二晶體管的基極連接的第三電阻，高增益模式時，第一偏置電流分別經由第一、第二電阻提供至第一、第二晶體管的基極，低增益模式時，第二偏置電流經由第三電阻提供至第二晶體管的基極，且經由第三、第二、第一電阻提供至第一晶體管的基極，從第一及第二晶體管的集電極輸出將第一信號放大后的第二信號。

【技術實現步驟摘要】

本專利技術涉及功率放大模塊。
技術介紹
在移動電話等的移動通信設備上，使用功率放大模塊來對發送給基站的信號的功率進行放大。在上述的功率放大模塊中，為了改善功率附加效率，有時會根據輸出電平切換增益。例如，在專利文獻1中，公開了在由并聯連接的晶體管構成的功率放大電路中，通過變更流過功率放大模塊的放大器的電流來調整增益的結構。在該結構中，通過搭載在偏置電路側的復雜且規模較大的控制電路來抑制伴隨電流變更而導致的輸入阻抗變動。現有技術文獻專利文獻專利文獻1：日本專利特開2004－128704號公報
技術實現思路
專利技術所要解決的技術問題然而，為了抑制輸入阻抗的變動而將復雜且規模較大的控制電路搭載在功率放大模塊上會造成芯片面積變大的缺點。另一方面，為了調整增益，若使進行動作的晶體管的數量變化，則功率放大電路的輸入阻抗也會變化。因此，會導致功率放大電路的輸入的駐波比(VSWR)惡化。本專利技術是鑒于上述情況完成的，其目的是在增益可變的功率放大模塊上抑制伴隨增益變化的輸入阻抗變化。解決技術問題的技術方案本專利技術的一個方式所涉及的功率放大模塊包括：基極被輸入第一信號的第一晶體管；第二晶體管，該第二晶體管的基極被輸入第一信號，并且集電極與第一晶體管的集電極連接；第一電阻，該第一電阻的一端被提供第一偏置電流，另一端與第一晶體管的基極連接；第二電阻，該第二電阻的一端與第一電阻的一端連接，另一端與第二晶體管的基極連接；以及第三電阻，該第三電阻的一端被提供第二偏置電流，另一端與第二晶體管的基極連接，在高增益模式時，第一偏置電流分別經由第一電阻及第二電阻被提供至第一晶體管及第二晶體管的基極，在低增益模式時，第二偏置電流經由第三電阻被提供至第二晶體管的基極，并且經由第三電阻、第二電阻及第一電阻被提供至第一晶體管的基極，從第一晶體管及第二晶體管的集電極輸出將第一信號放大后的第二信號。技術效果根據本專利技術，在增益可變的功率放大模塊上能抑制伴隨增益變化的輸入阻抗變化。附圖說明圖1是表示包含本專利技術的一個實施方式的功率放大模塊的發送單元的結構例的圖。圖2是表示功率放大模塊120的結構的一個示例的圖。圖3是用于說明在高增益模式的情況下的功率放大模塊120的動作的圖。圖4是用于說明在低增益模式的情況下的功率放大模塊120的動作的圖。圖5是表示晶體管數量和增益變化量的關系的一個示例的圖。圖6是表示晶體管數量和駐波比的關系的一個示例的圖。具體實施方式以下，參照附圖對于本專利技術的一個實施方式進行說明。圖1是表示包含本專利技術的一個實施方式的功率放大模塊的發送單元的結構例的圖。發送單元100在例如移動電話等的移動通信設備上，用于向基站發送聲音或數據等各種信號。此外，移動通信設備還包括用于從基站接收信號的接收單元，但是此處省略說明。如圖1所示，發送單元100構成為包括調制部110、功率放大模塊120、前端部130、以及天線140。調制部110是基于HSUPA(High Spped Uplink Packet Access－高速上行鏈路分組接入)或LTE(Long Term Evolution－長期演進)等調制方式，調制輸入信號，生成用于進行無線發送的無線電頻率(RF:Radio Frequency)信號。RF信號例如是數百MHz至數GHz左右。功率放大模塊120將從調制部110輸出的RF信號(RFIN)的功率放大到向基站發送所需的電平，并輸出放大信號(RFOUT)。功率放大模塊120以與增益模式控制電壓VMODE對應的增益模式來進行動作。在增益模式包括例如高增益模式及低增益模式。前端部130對放大信號進行濾波，對從基站接收到的接收信號進行開關等。從前端部130輸出的放大信號經由天線140發送給基站。圖2是表示功率放大模塊120的結構的一個示例的圖。功率放大模塊120包括：晶體管T1、T2、T3、T4；電容器C1、C2、C3、C4、C5；電阻R11、R12、R13、R14、R23、R24；電感器L1；偏置電路200、210；以及偏置控制電路220。晶體管T1至T4是例如異質結雙極晶體管(HBT)的放大用晶體管。晶體管T1至T4并聯連接來形成一個放大電路。晶體管T1至T4可以分別作為例如多指型晶體管的一個叉指。在晶體管T1至T4的基極，分別經由電容器C1至C4輸入RF信號(RFIN)。此外，在晶體管T1至T4的集電極，經由電感器L1提供電源電壓Vcc。晶體管T1至T4從集電極經由電容器C5輸出RF信號(RFIN)的放大信號(RFOUT)。電阻R11的一端被提供偏置電流IBIAS1，另一端與晶體管T1的基極連接。電阻R12的一端被提供偏置電流IBIAS1，另一端與晶體管T2的基極連接。電阻R13的一端被提供偏置電流IBIAS1，另一端與晶體管T3的基極連接。電阻R14的一端被提供偏置電流IBIAS1，另一端與晶體管T4的基極連接。電阻R23的一端被提供偏置電流IBIAS2，另一端與晶體管T3的基極連接。電阻R24的一端被提供偏置電流IBIAS2，另一端與晶體管T4的基極連接。偏置電路200基于偏置控制電壓VBIAS1生成偏置電流IBIAS1。偏置電路200由例如晶體管T31構成。晶體管T31是例如HBT。晶體管T31的基極被提供偏置控制電壓VBIAS1，集電極被提供電源電壓VCC，發射極與電阻R11至R14的一端連接。偏置電路210基于偏置控制電壓VBIAS2生成偏置電流IBIAS2。偏置電路210由例如晶體管T32構成。晶體管T32是例如HBT。晶體管T32的基極被提供偏置控制電壓VBIAS2，集電極被提供電源電壓VCC，發射極與電阻R23、R24的一端連接。偏置控制電路220基于增益模式控制電壓VMODE，控制偏置控制電壓VBIAS1、VBIAS2。具體而言，偏置控制電路220在高增益模式時將偏置控制電壓VBIAS1設為高電平，將偏置控制電壓VBIAS2設為低電平。此外，偏置控制電路220在低增益模式時將偏置控制電壓VBIAS2設為高電平，將偏置控制電壓VBIAS1設為低電平。此外，高電平是比構成偏置電路200、210的晶體管T31、T32導通的閥值電壓更高的電壓，低電平是比該閥值電壓更低的電壓。參照圖3及圖4，對于功率放大模塊120的動作的一個示例進行說明。圖3是用于說明在高增益模式的情況下的功率放大模塊120的動作的圖。在高增益模式時，偏置控制電路220將偏置控制電壓VBIAS1設為高電平，將偏置控制電壓VBIAS2設為低電平。由此，偏置電路200的晶體管T31導通，偏置電路210的晶體管T32截止。從而，從偏置電路200輸出偏置電流IBIAS1。偏置電流IBIAS1經由電阻R11被提供至晶體管T1的基極。同樣，偏置電流IBIAS1分別經由電阻R12至R14被提供至晶體管T2至T4的基極。由此，晶體管T1至T4導通，RF信號(RFIN)被晶體管T1至T4放大。圖4是用于說明在低增益模式的情況下的功率放大模塊120的動作的圖。在低增益模式時，偏置控制電路220將偏置控制電壓VBIAS1設為低電平，將偏置控制電壓VBIAS2設為高電平。由此，偏置電路200的晶體管T31截止，偏置電路210的晶體管T32導通。從而，從偏置電路210輸出偏置電流IBIAS2。偏置電流I本文檔來自技高網...

【技術保護點】
一種功率放大模塊，其特征在于，包括：基極被輸入第一信號的第一晶體管；第二晶體管，該第二晶體管的基極被輸入所述第一信號，并且該第二晶體管的集電極與所述第一晶體管的集電極連接；第一電阻，該第一電阻的一端被提供第一偏置電流，并且該第一電阻的另一端與所述第一晶體管的基極連接；第二電阻，該第二電阻的一端與所述第一電阻的所述一端連接，并且該第二電阻的另一端與所述第二晶體管的基極連接；以及第三電阻，該第三電阻的一端被提供第二偏置電流，并且該第三電阻的另一端與所述第二晶體管的基極連接，在高增益模式時，所述第一偏置電流分別經由所述第一電阻及所述第二電阻被提供至所述第一晶體管及所述第二晶體管的基極，在低增益模式時，所述第二偏置電流經由所述第三電阻被提供至所述第二晶體管的基極，并且經由所述第三電阻、所述第二電阻及所述第一電阻被提供至所述第一晶體管的基極，從所述第一晶體管及所述第二晶體管的集電極輸出將所述第一信號放大后的第二信號。

【技術特征摘要】
2015.04.23 JP 2015-0884681.一種功率放大模塊，其特征在于，包括：基極被輸入第一信號的第一晶體管；第二晶體管，該第二晶體管的基極被輸入所述第一信號，并且該第二晶體管的集電極與所述第一晶體管的集電極連接；第一電阻，該第一電阻的一端被提供第一偏置電流，并且該第一電阻的另一端與所述第一晶體管的基極連接；第二電阻，該第二電阻的一端與所述第一電阻的所述一端連接，并且該第二電阻的另一端與所述第二晶體管的基極連接；以及第三電阻，該第三電阻的一端被提供第二偏置電流，并且該第三電阻的另一端與所述第二晶體管的基極連接，在高增益模式時，所述第一偏置電流分別經由所述第一電阻及所述第二電阻被提供至所述第一晶體管及所述第二晶體管的基極，在低增益模式時，所述第二偏置電流經由所述第三電阻被提供至所述第二晶體管的基極，并且經由所述第三電阻、所述第二電阻及所述第一電阻被提供至所述...

【專利技術屬性】
技術研發人員：荒屋敷聰，后藤聰，
申請(專利權)人：株式會社村田制作所，
類型：發明
國別省市：日本;JP