具有減少的建立時(shí)間的節(jié)能型觸發(fā)器制造技術(shù)

公開(kāi)了觸發(fā)器電路的實(shí)施例，該觸發(fā)器電路可以允許減少數(shù)據(jù)建立時(shí)間并且降低轉(zhuǎn)換功率。觸發(fā)器電路可以包括輸入電路、輸出電路、時(shí)鐘電路和反饋電路。時(shí)鐘電路可以操作為依賴于接收的數(shù)據(jù)生成內(nèi)部時(shí)鐘，并且生成的內(nèi)部時(shí)鐘可以使能反饋電路和輸入電路。

【技術(shù)實(shí)現(xiàn)步驟摘要】
【國(guó)外來(lái)華專(zhuān)利技術(shù)】
本專(zhuān)利技術(shù)一般而言涉及集成電路，并且更具體地，涉及用于實(shí)現(xiàn)集成電路內(nèi)的儲(chǔ)存元件的技術(shù)。
技術(shù)介紹
處理器，以及其他類(lèi)型的集成電路，通常包括由裝配在半導(dǎo)體基板上的互連的晶體管構(gòu)成的若干邏輯電路。這樣的邏輯電路可以根據(jù)若干不同的電路設(shè)計(jì)風(fēng)格而構(gòu)成。例如，組合邏輯可以經(jīng)由一些位于鐘控狀態(tài)元件(諸如觸發(fā)器或者鎖存器)之間的非鐘控靜態(tài)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)門(mén)實(shí)現(xiàn)。可替代地，依賴于設(shè)計(jì)要求，一些組合邏輯功能可以使用諸如多米諾邏輯門(mén)的鐘控動(dòng)態(tài)邏輯實(shí)現(xiàn)。通用數(shù)據(jù)存儲(chǔ)通常采用的觸發(fā)器或者鎖存器以及它們儲(chǔ)存數(shù)據(jù)的能力使得時(shí)序邏輯設(shè)計(jì)和狀態(tài)邏輯設(shè)計(jì)是可能的。例如，可以使用鎖存器和觸發(fā)器來(lái)實(shí)現(xiàn)計(jì)數(shù)器或者其他狀態(tài)機(jī)。此外，鎖存器和觸發(fā)器可以用于數(shù)據(jù)通路設(shè)計(jì)(諸如例如，加法器或者乘法器)，或者用于存儲(chǔ)器類(lèi)型結(jié)構(gòu)(諸如例如，寄存器或者寄存器文件(register file))的實(shí)現(xiàn)。鎖存器可以對(duì)時(shí)鐘信號(hào)的電平敏感，而觸發(fā)器可以響應(yīng)于時(shí)鐘信號(hào)的沿。例如，觸發(fā)器可以根據(jù)各種設(shè)計(jì)風(fēng)格(諸如例如D類(lèi)型、設(shè)置-重設(shè)置、JK或者開(kāi)關(guān))而設(shè)計(jì)。具有不同特點(diǎn)(諸如例如，數(shù)據(jù)建立時(shí)間和時(shí)鐘到輸出時(shí)間)的不同風(fēng)格的觸發(fā)器可以用在數(shù)字邏輯設(shè)計(jì)中以滿足設(shè)計(jì)目標(biāo)。
技術(shù)實(shí)現(xiàn)思路
公開(kāi)了觸發(fā)器電路的各種實(shí)施例。廣泛地說(shuō)，構(gòu)想了一種電路和方法，其中，輸入電路依賴于接收的輸入數(shù)據(jù)生成互補(bǔ)數(shù)據(jù)。內(nèi)部時(shí)鐘可以隨后依賴于接收的時(shí)鐘和生成的互補(bǔ)數(shù)據(jù)而被生成。響應(yīng)于生成的內(nèi)部時(shí)鐘，反饋電路可以維持互補(bǔ)數(shù)據(jù)的數(shù)據(jù)狀態(tài)的狀態(tài)。輸出電路可以被配置成響應(yīng)于接收的時(shí)鐘儲(chǔ)存互補(bǔ)數(shù)據(jù)。在一種實(shí)施例中，內(nèi)部時(shí)鐘可以包括第一內(nèi)部時(shí)鐘和第二內(nèi)部時(shí)鐘。輸入電路可以包括上拉網(wǎng)絡(luò)和下拉網(wǎng)絡(luò)。上拉網(wǎng)絡(luò)可以由第二內(nèi)部時(shí)鐘使能。第一內(nèi)部時(shí)鐘可以使能下拉網(wǎng)絡(luò)。在進(jìn)一步的實(shí)施例中，反饋電路可以包括上拉器件和下拉器件。上拉器件可以由第一內(nèi)部時(shí)鐘使能，第二內(nèi)部時(shí)鐘可以使能下拉器件。附圖說(shuō)明下面的詳細(xì)描述參考現(xiàn)在簡(jiǎn)述的附圖。圖1圖示出集成電路的實(shí)施例。圖2圖示出可以包括一個(gè)或更多個(gè)觸發(fā)器的處理器的實(shí)施例。圖3圖示出可以包括一個(gè)或更多個(gè)觸發(fā)器的邏輯通路的實(shí)施例。圖4圖示出觸發(fā)器的實(shí)施例。圖5圖示出可控反相器的實(shí)施例。圖6圖示出用于觸發(fā)器操作的可能波形的實(shí)施例。圖7圖示出用于操作觸發(fā)器的示例方法的流程圖。盡管本公開(kāi)容易具有各種修改和替代形式，但是其具體實(shí)施例在附圖中通過(guò)示例的方式示出并且將在本文詳細(xì)描述。然而，應(yīng)當(dāng)理解的是，附圖和對(duì)其的詳細(xì)描述不是旨在將本公開(kāi)限制到圖示的具體形式，而是相反，旨在涵蓋落入由所附權(quán)利要求書(shū)限定的本公開(kāi)的精神和范圍內(nèi)的所有修改、等同和替代。本文使用的標(biāo)題僅出于組織的目的并且不是意在用以限制描述的范圍。如本申請(qǐng)通篇使用的，詞“可以”以允許的含義使用(即，意思是具有潛力)，而不是以強(qiáng)制的含義使用(即，意思是必須)。同樣地，詞“包括”(“include”、“including”和“includes”)意思是包括，但不限制于此。各種單元、電路或者其他部件可以被描述為“配置成”執(zhí)行一個(gè)或多個(gè)任務(wù)。在這樣的語(yǔ)境中，“配置成”是結(jié)構(gòu)的寬泛敘述，通常意思是“具有”在運(yùn)行期間執(zhí)行這一個(gè)或多個(gè)任務(wù)的“電路系統(tǒng)”。這樣，單元/電路/部件能夠被配置成執(zhí)行任務(wù)，即便單元/電路/部件當(dāng)前不開(kāi)啟。通常，形成對(duì)應(yīng)于“配置成”的結(jié)構(gòu)的電路系統(tǒng)可以包括硬件電路。同樣地，為了描述的方便，各種單元/電路/部件可以描述為執(zhí)行一個(gè)任務(wù)或多個(gè)任務(wù)。這樣的描述應(yīng)該被解釋為包括短語(yǔ)“配置成”。敘述被配置成執(zhí)行一個(gè)或更多個(gè)任務(wù)的單元/電路/部件是明確地旨在不對(duì)那個(gè)單元/電路/部件援引35U.S.C 112第6段的解釋。更一般地，任意元件的敘述都是明確地旨在不對(duì)那個(gè)元件援引35U.S.C 112第6段的解釋?zhuān)敲鞔_地記載語(yǔ)言“用于…的手段”(means for)或者“用于…的步驟”。具體實(shí)施方式集成電路可以包括可以采用鎖存器或者觸發(fā)器來(lái)儲(chǔ)存數(shù)據(jù)或狀態(tài)信息的一個(gè)或更多個(gè)功能塊，諸如例如微控制器或者處理器。處理器的整體性能可以依賴于在設(shè)計(jì)中采用的觸發(fā)器的具體實(shí)現(xiàn)。在一些處理器實(shí)現(xiàn)中，可以采用動(dòng)態(tài)觸發(fā)器來(lái)改善某些性能參數(shù)，諸如例如，數(shù)據(jù)建立時(shí)間。然而，在其他處理器實(shí)現(xiàn)中，功率要求或者噪聲要求可能限制動(dòng)態(tài)觸發(fā)器的使用。當(dāng)實(shí)現(xiàn)一些數(shù)字電路時(shí)，數(shù)字電路設(shè)計(jì)者必須經(jīng)常用一個(gè)性能度量換取另一個(gè)以達(dá)到設(shè)計(jì)目標(biāo)。在附圖中圖示并在下面描述的實(shí)施例可以提供用于減少觸發(fā)器功率消耗和數(shù)據(jù)建立時(shí)間的技術(shù)。片上系統(tǒng)概述在圖1中圖示出集成電路的框圖。在圖示的實(shí)施例中，集成電路100包括處理器101，其通過(guò)內(nèi)部總線105耦合到存儲(chǔ)器塊102和模擬/混合信號(hào)塊103以及I/O塊104。在各種實(shí)施例中，集成電路100可以被配置為用在桌面計(jì)算機(jī)、服務(wù)器或者移動(dòng)計(jì)算應(yīng)用(諸如例如，平板電腦或者膝上型計(jì)算機(jī))中。如下面更詳細(xì)描述的，在各種實(shí)施例中，處理器101可以代表執(zhí)行計(jì)算操作的通用處理器。例如，處理器101可以是中央處理單元(CPU)，諸如微處理器、微控制器、專(zhuān)用集成電路(ASIC)或者現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)。在一些實(shí)施例中，處理設(shè)備101可以包括一個(gè)或更多個(gè)觸發(fā)器106，觸發(fā)器可以被配置成協(xié)助處理器101內(nèi)各種功能(諸如例如，流水線)的執(zhí)行。存儲(chǔ)器塊102可以包括任何合適類(lèi)型的存儲(chǔ)器，諸如例如，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)，只讀存儲(chǔ)器(ROM)、電可擦除可編程只讀存儲(chǔ)器(EEPROM)或閃存存儲(chǔ)器。需要注意的是，在圖1中圖示的集成電路的實(shí)施例中，描述了單個(gè)存儲(chǔ)器塊。在其他實(shí)施例中，可以采用任意合適數(shù)量的存儲(chǔ)器塊。模擬/混合信號(hào)塊103可以包括多種電路，包括例如，晶體振蕩器、鎖相環(huán)(PLL)，模擬數(shù)字轉(zhuǎn)換器(ADC)和數(shù)字模擬轉(zhuǎn)換器(DAC)(均未示出)。在其他實(shí)施例中，模擬/混合信號(hào)塊103可以被配置成包含片上電源和穩(wěn)壓器來(lái)執(zhí)行功率管理任務(wù)。在一些實(shí)施例中，模擬/混合信號(hào)塊103還可以包括可以被配置用于與無(wú)線網(wǎng)絡(luò)操作的射頻(RF)電路。I/O塊104可以被配置成在集成電路100與一個(gè)或更多個(gè)外圍設(shè)備之間協(xié)調(diào)數(shù)據(jù)傳輸。這樣的外圍設(shè)備可以包括但不限于儲(chǔ)存設(shè)備(例如，基于磁介質(zhì)或光介質(zhì)的儲(chǔ)存設(shè)備，包括硬驅(qū)、磁帶驅(qū)動(dòng)器、CD驅(qū)動(dòng)器、DVD驅(qū)動(dòng)器等)、音頻處理子系統(tǒng)或任意其他合適類(lèi)型的外圍設(shè)備。在一些實(shí)施例中，I/O塊104可以被配置成實(shí)現(xiàn)通用串行總線(USB)協(xié)議或者IEEE 1394協(xié)議的版本。I/O塊104還可以被配置成協(xié)調(diào)集成電路100與經(jīng)由網(wǎng)絡(luò)耦合到集成電路100的一個(gè)或更多個(gè)設(shè)備(例如，其他計(jì)算機(jī)系統(tǒng)或者集成電路)之間的數(shù)據(jù)傳輸。在一種實(shí)施例中，I/O塊104可以被配置成執(zhí)行實(shí)現(xiàn)以太網(wǎng)(IEEE 802.3)聯(lián)網(wǎng)標(biāo)準(zhǔn)(諸如例如，千兆以太網(wǎng)或萬(wàn)兆以太網(wǎng))所需要的數(shù)據(jù)處理，但是可以構(gòu)想到，可以實(shí)現(xiàn)任意合適的聯(lián)網(wǎng)標(biāo)準(zhǔn)。在一些實(shí)施例中，I/O塊104可以被配置成實(shí)現(xiàn)多個(gè)離散網(wǎng)絡(luò)接口端口。處理器概述現(xiàn)在轉(zhuǎn)到圖2，示出處理器200的實(shí)施例的框圖。在一些實(shí)施例中，處理器200可以對(duì)應(yīng)于如圖1中圖示的SoC 100的處理器101。在圖示的實(shí)施例中，處理器200包括提取控制單元201、指令緩存202本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種裝置，包括：輸入電路，配置成依賴于接收的數(shù)據(jù)生成互補(bǔ)數(shù)據(jù)；輸出電路，配置成依賴于時(shí)鐘信號(hào)儲(chǔ)存所述互補(bǔ)數(shù)據(jù)；時(shí)鐘電路，配置成依賴于所述時(shí)鐘信號(hào)和所述互補(bǔ)數(shù)據(jù)生成一個(gè)或更多個(gè)內(nèi)部時(shí)鐘，其中，所述一個(gè)或更多個(gè)內(nèi)部時(shí)鐘包括第一內(nèi)部時(shí)鐘和第二內(nèi)部時(shí)鐘；以及反饋電路，配置成依賴于所述一個(gè)或更多個(gè)內(nèi)部時(shí)鐘保持所述互補(bǔ)數(shù)據(jù)的數(shù)據(jù)狀態(tài)；其中，所述輸入電路包括上拉網(wǎng)絡(luò)和下拉網(wǎng)絡(luò)，其中所述上拉網(wǎng)絡(luò)由所述第二內(nèi)部時(shí)鐘使能并且所述下拉網(wǎng)絡(luò)由所述第一內(nèi)部時(shí)鐘使能。

【技術(shù)特征摘要】
【國(guó)外來(lái)華專(zhuān)利技術(shù)】2014.03.13 US 14/209,1441.一種裝置，包括：輸入電路，配置成依賴于接收的數(shù)據(jù)生成互補(bǔ)數(shù)據(jù)；輸出電路，配置成依賴于時(shí)鐘信號(hào)儲(chǔ)存所述互補(bǔ)數(shù)據(jù)；時(shí)鐘電路，配置成依賴于所述時(shí)鐘信號(hào)和所述互補(bǔ)數(shù)據(jù)生成一個(gè)或更多個(gè)內(nèi)部時(shí)鐘，其中，所述一個(gè)或更多個(gè)內(nèi)部時(shí)鐘包括第一內(nèi)部時(shí)鐘和第二內(nèi)部時(shí)鐘；以及反饋電路，配置成依賴于所述一個(gè)或更多個(gè)內(nèi)部時(shí)鐘保持所述互補(bǔ)數(shù)據(jù)的數(shù)據(jù)狀態(tài)；其中，所述輸入電路包括上拉網(wǎng)絡(luò)和下拉網(wǎng)絡(luò)，其中所述上拉網(wǎng)絡(luò)由所述第二內(nèi)部時(shí)鐘使能并且所述下拉網(wǎng)絡(luò)由所述第一內(nèi)部時(shí)鐘使能。2.如權(quán)利要求1所述的裝置，其中，所述反饋電路包括上拉器件和下拉器件，其中，所述上拉器件由所述第一內(nèi)部時(shí)鐘控制并且所述下拉器件由所述第二內(nèi)部時(shí)鐘控制。3.如權(quán)利要求1所述的裝置，其中，所述輸出電路進(jìn)一步配置成依賴于所儲(chǔ)存的互補(bǔ)數(shù)據(jù)生成輸出數(shù)據(jù)。4.一種方法，包括：由輸入電路依賴于接收的數(shù)據(jù)生成互補(bǔ)數(shù)據(jù)，其中所述輸入電路包括上拉網(wǎng)絡(luò)和下拉網(wǎng)絡(luò)；依賴于外部時(shí)鐘信號(hào)和所述互補(bǔ)數(shù)據(jù)生成第一內(nèi)部時(shí)鐘和第二內(nèi)部時(shí)鐘；依賴于所述第一內(nèi)部時(shí)鐘和所述第二內(nèi)部時(shí)鐘激活反饋電路；依賴于所述外部時(shí)鐘信號(hào)儲(chǔ)存所述互補(bǔ)數(shù)據(jù)；依賴于所述第二內(nèi)部時(shí)鐘，解除激活所述上拉網(wǎng)絡(luò)，并且依賴于所述第一內(nèi)部時(shí)鐘，解除激活所述下拉網(wǎng)絡(luò)。5.如權(quán)利要求4所述的方法，其中，所述反饋電路包括上拉器件和下拉器件。6.如權(quán)利要求5所述的方法，還包括依賴于所述第一內(nèi)部時(shí)鐘激活所述上拉器件，并且依賴于所述第二內(nèi)部時(shí)鐘激活所述下拉器件。7.一種系統(tǒng)，包括：處理器；以及一個(gè)或更多個(gè)存儲(chǔ)器；其中，所述處理器包括一個(gè)或更多個(gè)觸發(fā)器；其中所述一個(gè)或更多個(gè)觸發(fā)器的每一個(gè)包括：輸入驅(qū)動(dòng)器，配置成依賴于接收的輸入數(shù)據(jù)生成互補(bǔ)數(shù)據(jù)；時(shí)鐘電路，配置成依賴于外部時(shí)鐘和所述互補(bǔ)數(shù)據(jù)生成第一內(nèi)部...

【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：H·M·范，申真旭，
申請(qǐng)(專(zhuān)利權(quán))人：甲骨文國(guó)際公司，
類(lèi)型：發(fā)明
國(guó)別省市：美國(guó);US