多通道瞬態電壓抑制器制造技術

公開了一種多通道瞬態電壓抑制器。所述多通道瞬態電壓抑制器包括半導體襯底；位于所述半導體襯底上的外延層，其中第二摻雜類型與第一摻雜類型相反；以及位于所述外延層中的隔離區，所述隔離區將所述外延層分隔成多個有源區，所述多個有源區分別用于形成多個第一二極管、多個第二二極管和公共的穿通二極管，所述多通道瞬態電壓抑制器還包括與所述半導體襯底接觸，且與所述第一摻雜區和所述外延層中的至少一個接觸的導電通道，用于將所述穿通二極管的集電區與所述半導體襯底短接。該多通道瞬態電壓抑制器采用穿通二極管降低工作電壓，從而提高大功率下的靜電釋放能力。

【技術實現步驟摘要】

本技術涉及微電子
，更具體地，涉及多通道瞬態電壓抑制器。
技術介紹
瞬態電壓抑制器TVS(Transient Voltage Suppressor)是在穩壓管基礎上發展的高效能電路保護器件。TVS二極管的外形與普通穩壓管無異，然而，由于特殊的結構和工藝設計，TVS二極管的瞬態響應速度和浪涌吸收能力遠高于普通穩壓管。例如，TVS二極管的響應時間僅為10-12秒，并且可以吸收高達數千瓦的浪涌功率。在反向應用條件下，當承受一個高能量的大脈沖時，TVS二極管的工作阻抗會快速降至極低的導通值，從而允許大電流通過，同時，將電壓箝位在預定水平。因此，TVS二極管可以有效地保護電子線路中的精密元器件免受各種浪涌脈沖的損壞。在申請號為CN201420858051.3的中國專利申請中，公開了一種由三個分立器件集成在一個芯片上形成的TVS器件。如圖1所示，該TVS器件包括第一二極管D1、第二二極管D2和齊納二極管ZD，其中第一二極管D1和齊納二極管ZD反向串聯。第一二極管D1和齊納二極管的陽極分別連接信號端I/O和接地端GND，第二二極管D2的陰極和陽極分別連接信號端I/O和接地端GND。在浪涌發生時，如果在信號端I/O和接地端之間承受正電壓，并且正電壓的數值高于齊納二極管ZD的擊穿電壓，則產生沿著第一二極管的正向和齊納二極管的反向流動的電流，從而起到ESD防護的作用。如果在信號端I/O和接地端之間承受負電壓，則僅第二二極管D2正向導通。在圖1示出的TVS器件是單向器件，其中，普通的整流二極管作為小電容值的附加電容，與齊納二極管串聯。該TVS器件的電容值將取決于附加電容的電容值。該TVS器件包括在一個芯片中集成的多個分立器件，從而極大地降低了封裝成本，但是制作工藝相對復雜。在不考慮工藝復雜度和成本的前提下，可以實現低電容單向ESD防護功能。然而，由于齊納二極管的特性限制，該TVS不能實現低工作電壓。在齊納二極管中，如果利用高摻雜減小工作電壓，那么漏電流也會增加。為了兼顧漏電流和工作電壓需要控制齊納二極管中的摻雜濃度，結果，齊納二極管的工作電壓通常不低于5V。該工作電壓的限制也導致TVS的瞬態功率受到限制，使得TVS不能應用于大功率應用中。因此，期望開發新型的TVS器件，進一步降低TVS的工作電壓，從而提高大功率下的靜電釋放能力。
技術實現思路
本技術要解決的技術問題是提供一種采用穿通二極管實現的TVS器件。根據本技術的一方面，提供一種多通道瞬態電壓抑制器，其特征在于，包括：第一摻雜類型的半導體襯底；位于所述半導體襯底上的第二摻雜類型的外延層，其中第二摻雜類型與第一摻雜類型相反；位于所述外延層中的第一摻雜類型的隔離區，所述隔離區將所述外延層分隔成多個有源區，其中，所述多個有源區分別用于形成多個第一二極管、多個第二二極管和公共的穿通二極管，所述多通道瞬態電壓抑制器還包括與所述半導體襯底接觸，且與所述第一摻雜區和所述外延層中的至少一個接觸的導電通道，用于將所述穿通二極管的集電區與所述半導體襯底短接。優選地，還包括：位于所述半導體襯底中的第二摻雜類型的第一摻雜區；位于所述半導體襯底上的第二摻雜類型的外延層；從所述外延層表面延伸到所述半導體襯底的導電通道；位于所述外延層中的第一摻雜類型的第二摻雜區；以及位于所述第二摻雜區中的第二摻雜類型的第三摻雜區，位于所述半導體襯底中的第二摻雜類型的第四摻雜區；以及位于所述外延層中的第一摻雜類型的第六摻雜區，其中，所述第二摻雜區位于所述第一摻雜區上方且與所述導電通道分隔開，在所述穿通二極管的有源區中，所述第一摻雜區、所述第二摻雜區以及所述第三摻雜區分別作為所述穿通二極管的集電區、基區和發射區，在所述多個第一二極管的有源區中，所述第六摻雜區和所述外延層分別作為所述第一二極管的陽極和陰極，在所述多個第二二極管的源區中，所述半導體襯底和所述外延層分別作為所述第二二極管的陽極和陰極。優選地，在所述穿通二極管導通時，電流路徑包括所述第三摻雜區、所述第二摻雜區、所述第一摻雜區和所述導電通道、以及所述半導體襯底。優選地，所述多通道瞬態電壓抑制器具有多個信號端和公共的接地端，所述多個第一二極管的陰極和所述穿通二極管的發射區彼此電連接，所述多個第一二極管的陽極和所述穿通二極管的集電區分別連接所述多個信號端中的相應一個信號端和所述接地端，所述多個第二二極管的陰極和陽極分別連接所述多個信號端中的相應一個信號端和所述接地端。優選地，還包括位于所述外延層中的第二摻雜類型的第五摻雜區，所述第五摻雜區圍繞所述第六摻雜區，其中，所述第五摻雜區與所述第三摻雜區電連接。優選地，還包括位于所述外延層中的第二摻雜類型的第七摻雜區，所述第七摻雜區位于所述多個第二二極管的區域內，并且與所述第六摻雜區電連接。優選地，還包括位于所述外延層中的第一摻雜類型的隔離區，其中，所述隔離區限定所述多個第一二極管、所述多個第二二極管和所述穿通二極管各自的有源區。優選地，第一摻雜類型為N型和P型之一，第二摻雜類型為N型和P型中的另一個。根據本技術的實施例的多通道瞬態電壓抑制器采用穿通二極管。由于穿通二極管的擊穿電壓遠小于齊納二極管，因此可以降低多通道瞬態電壓抑制器的工作電壓，例如，可以實現2.8V、3.3V、5V等多種工作電壓，從而提高大功率下的靜電釋放能力。進一步地，由于采用導電通道將所述外延層和所述半導體襯底彼此短接，即使該穿通二極管基于垂直的NPN結構疊層，也可以作為平面器件使用。因此，該多通道瞬態電壓抑制器可以選擇性地作為垂直器件或水平器件來使用。在優選的實施例中，第一二極管和第二二極管與穿通二極管集成在同一個芯片中。由于采用導電通道將所述外延層和所述半導體襯底彼此短接，第一二極管和第二二極管與穿通二極管可以使用公共的摻雜半導體襯底，從而容易地將三者集成在一個芯片中。在該多通道瞬態電壓抑制器中，將普通的整流二極管作為小電容值的附加電容，與穿通二極管串聯。利用串聯的整流二極管減小該多通道瞬態電壓抑制器的電容值，從而提高該多通道瞬態電壓抑制器的瞬態響應速度。此外，該多通道瞬態電壓抑制器的制作工藝與傳統的雙極晶體管工藝兼容，并且可以在將整流二極管和穿通二極管集成在一起時仍然可以最小化半導體層和/或摻雜區的數量，從而可以避免多通道瞬態電壓抑制器的結構復雜化和制造成本的顯著增加。附圖說明通過以下參照附圖對本技術實施例的描述，本技術的上述以及其它目的、特征和優點將更為清楚，在附圖中：圖1示出根據現有技術的瞬態電壓抑制器的電路示意圖；圖2示出根據實施例的多通道瞬態電壓抑制器的電路示意圖；圖3示出根據本技術實施例的穿通二極管的截面圖；圖4示出根據本技術實施例的多通道瞬態電壓抑制器的截面圖；圖5a至5h示出圖4所示多通道瞬態電壓抑制器的制造方法各個階段的截面圖。具體實施方式以下將參照附圖更詳細地描述本技術。在各個附圖中，相同的元件采用類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。此外，可能未示出某些公知的部分。應當理解，在描述某個結構時，當將一層、一個區域稱為位于另一層、另一個區域“上面”或“上方”時，可以指直接位于另一層、另一個區域上面，或者在其與另一層、另一個區域之間還包含其本文檔來自技高網...

【技術保護點】
一種多通道瞬態電壓抑制器，其特征在于，包括：第一摻雜類型的半導體襯底；位于所述半導體襯底中的第二摻雜類型的第一摻雜區；位于所述半導體襯底上的第二摻雜類型的外延層，其中第二摻雜類型與第一摻雜類型相反；位于所述外延層中的第一摻雜類型的隔離區，所述隔離區將所述外延層分隔成多個有源區，其中，所述多個有源區分別用于形成多個第一二極管、多個第二二極管和公共的穿通二極管，所述多通道瞬態電壓抑制器還包括與所述半導體襯底接觸，且與所述第一摻雜區和所述外延層中的至少一個接觸的導電通道，用于將所述穿通二極管的集電區與所述半導體襯底短接。

【技術特征摘要】
1.一種多通道瞬態電壓抑制器，其特征在于，包括：第一摻雜類型的半導體襯底；位于所述半導體襯底中的第二摻雜類型的第一摻雜區；位于所述半導體襯底上的第二摻雜類型的外延層，其中第二摻雜類型與第一摻雜類型相反；位于所述外延層中的第一摻雜類型的隔離區，所述隔離區將所述外延層分隔成多個有源區，其中，所述多個有源區分別用于形成多個第一二極管、多個第二二極管和公共的穿通二極管，所述多通道瞬態電壓抑制器還包括與所述半導體襯底接觸，且與所述第一摻雜區和所述外延層中的至少一個接觸的導電通道，用于將所述穿通二極管的集電區與所述半導體襯底短接。2.根據權利要求1所述的多通道瞬態電壓抑制器，其特征在于，還包括：位于所述半導體襯底上的第二摻雜類型的外延層；從所述外延層表面延伸到所述半導體襯底中的導電通道；位于所述外延層中的第一摻雜類型的第二摻雜區；以及位于所述第二摻雜區中的第二摻雜類型的第三摻雜區，位于所述半導體襯底中的第二摻雜類型的第四摻雜區；以及位于所述外延層中的第一摻雜類型的第六摻雜區，其中，所述第二摻雜區位于所述第一摻雜區上方且與所述導電通道分隔開，在所述穿通二極管的有源區中，所述第一摻雜區、所述第二摻雜區以及所述第三摻雜區分別作為所述穿通二極管的集電區、基區和發射區，在所述多個第一二極管的有源區中，所述第六摻雜區和所述外延層分別作為所述第一二極管的陽極和陰極，在所述多個第二二極管的源區中，所述半導體襯底和所述外延層分別作為所述第二二極管的陽...

【專利技術屬性】
技術研發人員：周源，唐曉琦，巨長勝，
申請(專利權)人：北京燕東微電子有限公司，
類型：新型
國別省市：北京;11