本實(shí)用新型專利技術(shù)公開了零歐姆電阻及布線結(jié)構(gòu)，零歐姆電阻，應(yīng)用于印制電路板中，所述印制電路板包括：一第一貼裝區(qū)域，用以貼裝一第一元器件；一第二貼裝區(qū)域，用以貼裝一第二元器件；所述零歐姆電阻包括：與所述第一貼裝區(qū)域及所述第二貼裝區(qū)域連接的第一導(dǎo)電區(qū)；與所述第一貼裝區(qū)域連接的第二導(dǎo)電區(qū)，所述第一導(dǎo)電區(qū)與所述第二導(dǎo)電區(qū)部分重疊；所述第一導(dǎo)電區(qū)和所述第二導(dǎo)電區(qū)均形成于所述印制電路板的導(dǎo)電層上。布線結(jié)構(gòu)通過采用零歐姆電阻與相應(yīng)的元器件組成的元器件反饋回路，達(dá)到了防止走線時出錯的效果，且無需貼裝零歐姆電阻，在減少了元器件的同時減少了擺件面積及PCB的面積。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本技術(shù)涉及印制電路板(Printed Circuit Board，簡稱PCB)領(lǐng)域，尤其涉及一種零歐姆電阻及布線結(jié)構(gòu)。
技術(shù)介紹
目前的表面貼裝技術(shù)(Surface Mount Technology，SMT)在生產(chǎn)行業(yè)中對研發(fā)及加工制作的要求越來越嚴(yán)格。PCB體積小，精密度高，且結(jié)構(gòu)緊湊是電子行業(yè)發(fā)展的一大趨勢。在PCB電路設(shè)計(jì)中，同一個網(wǎng)絡(luò)往往需要走多個分支路徑以分別連接不同的元器件，這些分支路徑根據(jù)技術(shù)要求，有些需要靠近輸入端引出，有些則需要從輸出端引出。由于是同一網(wǎng)絡(luò)，因此，在實(shí)際走線時容易造成混淆。一般情況下，設(shè)計(jì)人員會在原理圖中的不同分支路徑增加零歐姆電阻從而獨(dú)立分支網(wǎng)絡(luò)以進(jìn)行標(biāo)示，根據(jù)需要將零歐姆電阻放置在輸入端或輸出端，以防止走線時出錯，但是這種做法不僅增加了物料，及擺件面積，還增加了PCB的面積。
技術(shù)實(shí)現(xiàn)思路
針對現(xiàn)有的PCB電路存在的上述問題，現(xiàn)提供一種旨在實(shí)現(xiàn)可
減少物料以及擺件面積的零歐姆電阻及布線結(jié)構(gòu)。具體技術(shù)方案如下：一種零歐姆電阻，應(yīng)用于印制電路板中，所述印制電路板包括：一第一貼裝區(qū)域，用以貼裝一第一元器件；一第二貼裝區(qū)域，用以貼裝一第二元器件；所述零歐姆電阻包括：與所述第一貼裝區(qū)域及所述第二貼裝區(qū)域連接的第一導(dǎo)電區(qū)；與所述第一貼裝區(qū)域連接的第二導(dǎo)電區(qū)，所述第一導(dǎo)電區(qū)與所述第二導(dǎo)電區(qū)部分重疊；所述第一導(dǎo)電區(qū)和所述第二導(dǎo)電區(qū)均形成于所述印制電路板的導(dǎo)電層上。優(yōu)選的，所述第一導(dǎo)電區(qū)通過第一導(dǎo)線部連接所述第一貼裝區(qū)域和所述第二貼裝區(qū)域，所述第一導(dǎo)線部形成于所述印制電路板的導(dǎo)電層上。優(yōu)選的，所述第二導(dǎo)電區(qū)通過第二導(dǎo)線部連接所述第一貼裝區(qū)域，所述第二導(dǎo)線部形成于所述印制電路板的導(dǎo)電層上。優(yōu)選的，所述第一導(dǎo)電區(qū)的寬度在0.08mm至0.12mm之間。優(yōu)選的，所述第一導(dǎo)電區(qū)的長度在0.18mm至0.22mm之間。優(yōu)選的，所述第二導(dǎo)電區(qū)的寬度在0.08mm至0.12mm之間。優(yōu)選的，所述第二導(dǎo)電區(qū)的長度在0.18mm至0.22mm之間。一種布線結(jié)構(gòu)，包括上述的零歐姆電阻，還包括：一第一貼裝區(qū)域，用以貼裝一第一元器件；一第二貼裝區(qū)域，用以貼裝一第二元器件；所述零歐姆電阻設(shè)置于所述第一貼裝區(qū)域與所述第二貼裝區(qū)域之間，且臨近所述第二貼裝區(qū)域。優(yōu)選的，所述第一貼裝區(qū)域至少包括一第一焊盤和一第二焊盤，所述第一元器件至少包括一第一引腳和一第二引腳，所述第一焊盤與所述第一引腳匹配連接，所述第二焊盤與所述第二引腳匹配連接，所述第一焊盤通過所述第一導(dǎo)線部與所述第一導(dǎo)電區(qū)連接，所述第二焊盤通過所述第二導(dǎo)線部與所述第二導(dǎo)電區(qū)連接。優(yōu)選的，所述第二貼裝區(qū)域至少包括一第三焊盤，所述第二元器件至少包括一第三引腳，所述第三焊盤與所述第三引腳匹配連接，所述第三焊盤通過所述第一導(dǎo)線部與所述第一導(dǎo)電區(qū)連接。上述技術(shù)方案的有益效果：1)通過本技術(shù)方案中的零歐姆電阻達(dá)到了防止走線時出錯的效果，且無需貼裝零歐姆電阻器件；2)布線結(jié)構(gòu)通過采用零歐姆電阻與相應(yīng)的元器件組成的元器件反饋回路，達(dá)到了防止走線時出錯的效果，且無需貼裝零歐姆電阻，在減少了元器件的同時減少了擺件面積及PCB的面積。附圖說明圖1為印制電路板的元器件反饋回路的原理圖；圖2為現(xiàn)有的印制電路板的元器件反饋回路的結(jié)構(gòu)圖；圖3為現(xiàn)有的零歐姆電阻的結(jié)構(gòu)示意圖；圖4為本技術(shù)的布線結(jié)構(gòu)的一種實(shí)施例的結(jié)構(gòu)示意圖；圖5為本技術(shù)的零歐姆電阻的結(jié)構(gòu)示意圖。具體實(shí)施方式下面將結(jié)合本技術(shù)實(shí)施例中的附圖，對本技術(shù)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本技術(shù)一部分實(shí)施例，而不是全部的實(shí)施例。基于本技術(shù)中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動的前提下所獲得的所有其他實(shí)施例，都屬于本技術(shù)保護(hù)的范圍。需要說明的是，在不沖突的情況下，本技術(shù)中的實(shí)施例及實(shí)施例中的特征可以相互組合。下面結(jié)合附圖和具體實(shí)施例對本技術(shù)作進(jìn)一步說明，但不作為本技術(shù)的限定。本技術(shù)基于如下發(fā)現(xiàn)：如圖1-3所示，現(xiàn)有的印制電路板的元器件反饋回路包括第一元器件A和第二元器件B，第一元器件A可用于為第二元器件B供電，并將電壓反饋回第一元器件A以控制輸出電壓的幅度，電路的原理圖如圖1所示，第一元器件A的第一引腳Pin1、第二引腳Pin3和第二元器件B的第三引腳Pin2屬于同一反饋網(wǎng)絡(luò)NET1。在PCB走線時很容易發(fā)生第一元器件A的第二引腳Pin3的反饋線從第一元器件A的第一引腳Pin1上直接走線，而不是第二元器件B的第三引腳Pin2，當(dāng)?shù)谝辉骷嗀、第二元器件B距離較遠(yuǎn)時，電流較大，將導(dǎo)致第二元器件B實(shí)際得到的電壓與預(yù)設(shè)電壓產(chǎn)生較大
誤差，為了避免走線錯誤及產(chǎn)生電壓誤差，需在第二元器件B靠近第三引腳Pin2處增加一定位零歐姆電阻R1(如圖2-3所示)從而形成反饋網(wǎng)絡(luò)NET2，將零歐姆電阻R1設(shè)置于靠近第二元器件B即可避免上述問題，但是增加了物料以及擺件面積。基于上述問題，本技術(shù)旨在提供一種可減少物料以及擺件面積的零歐姆電阻及布線結(jié)構(gòu)。如圖1，4，5所示，一種零歐姆電阻，應(yīng)用于印制電路板中，印制電路板包括：一第一貼裝區(qū)域3，用以貼裝一第一元器件A；一第二貼裝區(qū)域4，用以貼裝一第二元器件B；零歐姆電阻包括：與第一貼裝區(qū)域3及第二貼裝區(qū)域4連接的第一導(dǎo)電區(qū)1；與第一貼裝區(qū)域3連接的第二導(dǎo)電區(qū)2，第一導(dǎo)電區(qū)1與第二導(dǎo)電區(qū)2部分重疊即重疊區(qū)域5；第一導(dǎo)電區(qū)1和第二導(dǎo)電區(qū)2均形成于印制電路板的導(dǎo)電層上。在本實(shí)施例中，通過零歐姆電阻與相應(yīng)的元器件組成的元器件反饋回路，達(dá)到了防止走線時出錯的效果，且無需貼裝零歐姆電阻，在減少了元器件的同時減少了擺件面積及PCB的面積。在優(yōu)選的實(shí)施例中，第一導(dǎo)電區(qū)1通過第一導(dǎo)線部11連接第一貼裝區(qū)域3和第二貼裝區(qū)域4，第一導(dǎo)線部11形成于印制電路板的導(dǎo)電層上。在優(yōu)選的實(shí)施例中，第二導(dǎo)電區(qū)2通過第二導(dǎo)線部21連接第一
貼裝區(qū)域3，第二導(dǎo)線部21形成于印制電路板的導(dǎo)電層上。在優(yōu)選的實(shí)施例中，第一導(dǎo)電區(qū)1的寬度在0.08mm至0.12mm之間。第一導(dǎo)電區(qū)1的長度在0.18mm至0.22mm之間。于上述技術(shù)方案基礎(chǔ)上，進(jìn)一步的，第一導(dǎo)電區(qū)1的長度為0.2mm，寬度為0.1mm時尺寸最優(yōu)。在優(yōu)選的實(shí)施例中，第二導(dǎo)電區(qū)2的寬度在0.08mm至0.12mm之間。第二導(dǎo)電區(qū)2的長度在0.18mm至0.22mm之間。于上述技術(shù)方案基礎(chǔ)上，進(jìn)一步的，第二導(dǎo)電區(qū)2的長度為0.2mm，寬度為0.1mm時尺寸最優(yōu)。一種布線結(jié)構(gòu)，包括零歐姆電阻，還包括：一第一貼裝區(qū)域3，用以貼裝一第一元器件A；一第二貼裝區(qū)域4，用以貼裝一第二元器件B；零歐姆電阻設(shè)置于第一貼裝區(qū)域3與第二貼裝區(qū)域4之間，且臨近第二貼裝區(qū)域4。在本實(shí)施例中，第一元器件A、第二元器件B和零歐姆電阻順次構(gòu)成元器件反饋回路。采用零歐姆電阻與相應(yīng)的元器件組成的元器件反饋回路，達(dá)到了防止走線時出錯的效果，且無需貼裝零歐姆電阻，在減少了元器件的同時減少了擺件面積及PCB的面積。在優(yōu)選的實(shí)施例中，第一貼裝區(qū)域3至少包括一第一焊盤31和一第二焊盤32，第一元器件A至少包括一第一引腳Pin1和一第二引
腳Pin3，第一焊盤31與第一引腳Pin1匹配連接，第二焊本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種零歐姆電阻，應(yīng)用于印制電路板中，其特征在于，所述印制電路板包括：一第一貼裝區(qū)域，用以貼裝一第一元器件；一第二貼裝區(qū)域，用以貼裝一第二元器件；所述零歐姆電阻包括：與所述第一貼裝區(qū)域及所述第二貼裝區(qū)域連接的第一導(dǎo)電區(qū)；與所述第一貼裝區(qū)域連接的第二導(dǎo)電區(qū)，所述第一導(dǎo)電區(qū)與所述第二導(dǎo)電區(qū)部分重疊；所述第一導(dǎo)電區(qū)和所述第二導(dǎo)電區(qū)均形成于所述印制電路板的導(dǎo)電層上。
【技術(shù)特征摘要】
1.一種零歐姆電阻，應(yīng)用于印制電路板中，其特征在于，所述印制電路板包括：一第一貼裝區(qū)域，用以貼裝一第一元器件；一第二貼裝區(qū)域，用以貼裝一第二元器件；所述零歐姆電阻包括：與所述第一貼裝區(qū)域及所述第二貼裝區(qū)域連接的第一導(dǎo)電區(qū)；與所述第一貼裝區(qū)域連接的第二導(dǎo)電區(qū)，所述第一導(dǎo)電區(qū)與所述第二導(dǎo)電區(qū)部分重疊；所述第一導(dǎo)電區(qū)和所述第二導(dǎo)電區(qū)均形成于所述印制電路板的導(dǎo)電層上。2.如權(quán)利要求1所述的零歐姆電阻，其特征在于，所述第一導(dǎo)電區(qū)通過第一導(dǎo)線部連接所述第一貼裝區(qū)域和所述第二貼裝區(qū)域，所述第一導(dǎo)線部形成于所述印制電路板的導(dǎo)電層上。3.如權(quán)利要求1所述的零歐姆電阻，其特征在于，所述第二導(dǎo)電區(qū)通過第二導(dǎo)線部連接所述第一貼裝區(qū)域，所述第二導(dǎo)線部形成于所述印制電路板的導(dǎo)電層上。4.如權(quán)利要求1所述的零歐姆電阻，其特征在于，所述第一導(dǎo)電區(qū)的寬度在0.08mm至0.12mm之間。5.如權(quán)利要求1所述的零歐姆電阻，其特征在于，所述第一導(dǎo)電區(qū)的長度在0.18mm至0.22mm之間。6.如權(quán)利要求1所述的零歐姆電阻，其特征在于，所述...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：肖微，
申請(專利權(quán))人：上海斐訊數(shù)據(jù)通信技術(shù)有限公司，
類型：新型
國別省市：上海;31
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。