異質結半導體裝置以及制造異質結半導體裝置的方法制造方法及圖紙

本發明專利技術提供一種異質結半導體裝置以及制造異質結半導體裝置的方法。一種異質結半導體裝置包括：溝道層，其包括第一半導體；勢壘層，其設置在所述溝道層上，并且包括具有大于所述第一半導體的帶隙的帶隙的半導體；源電極和漏電極，所述源電極和所述漏電極設置在所述勢壘層上并且歐姆接觸到所述勢壘層；設置在所述勢壘層上的p型半導體層，所述p型半導體層設置在勢壘層上所述源電極和所述漏電極之間的區域中；設置在所述p型半導體層上的n型半導體層；以及柵電極，其接合到所述n型半導體層。所述p型半導體層和所述n型半導體層之間的接合界面具有凹凸結構。

【技術實現步驟摘要】

本專利技術涉及一種異質結半導體裝置以及一種制造異質結半導體裝置的方法。
技術介紹
公開了一種氮化物半導體裝置，其為一種其中由氮化鎵(GaN)形成的溝道層和由氮化鋁鎵(AlGaN)形成的勢壘層相互接合的異質結半導體元件裝置。在在該氮化物半導體裝置中，p型GaN層、n型GaN層以及柵電極層疊在勢壘層上(日本專利申請公開第2013-80894號(JP 2013-80894A)。在根據上述現有技術的氮化物半導體裝置中，p型GaN層中的摻雜劑濃度可以被設置為高，使得該裝置在未施加電壓到柵電極的狀態下處于關斷狀態(常關狀態)。此外，該n型GaN層中的摻雜劑濃度可以被設置為高使得其與柵電極的接觸電阻被降低。
技術實現思路
在具有高摻雜劑濃度的p型GaN層和具有高摻雜劑濃度的n型GaN層彼此接合的情況下，在p型GaN層和n型GaN層之間的界面處形成的耗盡層變窄。其結果是，從柵電極流到源電極的漏電流會增加。根據本專利技術的第一方面，異質結半導體裝置包括：溝道層，其包括第一半導體；勢壘層，其被設置在所述溝道層上，并且包括具有大于所述第一半導體的帶隙的帶隙的半導體；源電極和漏電極，所述源電極和所述漏電極設置在所述勢壘層上，并歐姆接觸到勢壘層；設置在勢壘層上的p型半導體層，所述p型半導體層設置在勢壘層上源電極和漏電極之間的區域中；設置在所述p型半導體層上的n型半導體層；以及接合到所述n型半導體層的柵電極。所述p型半導體層和所述n型半導體層之間的接合界面具有凹凸結構。在第一方面中，在凹凸結構的p型半導體層的凸區域中,p型半導體層和柵電極可以通過絕緣層彼此接合。在第一方面中，柵電極可以設置在n型半導體層的上表面和n型半導體層的側表面上。在第一方面中，凹凸結構的轉角可以具有彎曲的表面。在第一方面中，溝道層可以由GaN構成。勢壘層可以由AlGaN構成。p型半導體層可以由p型GaN構成。n型半導體層可以由n型GaN構成。在第一方面中，凹凸結構中的槽的寬度可以被設置為使得耗盡層擴展至p型半導體層的整個凸區域和n型半導體層的整個凸區域。本專利技術的第二方面提供了一種制造異質結半導體裝置的方法。該第二方面包括：a)在溝道層上形成勢壘層，所述溝道層包括第一半導體，所述勢壘層包括具有大于第一半導體的帶隙的帶隙的半導體；b)形成歐姆接觸到勢壘層的源電極和漏電極，所述源電極和漏電極形成在所述勢壘層上；c)在所述勢壘層上形成p型半導體層，所述p型半導體層被設置在所述源電極和漏電極之間；d)處理所述p型半導體層的表面以形成凹凸結構，所述p型半導體層的所述表面與所述p型半導體層的面對所述勢壘層的表面相反；e)在所述p型半導體層上形成n型半導體層，所述n型半導體層與所述p型半導體層的接合界面具有凹凸結構；以及f)在所述n型半導體層上形成柵電極。第二方面可以包括：g)在步驟c)和步驟d)之間的時期期間，在所述p型半導體層上形成絕緣層。在第二方面中，上述步驟d)包括處理絕緣層和p型半導體層，使得絕緣層和p型半導體層形成凹凸結構，且絕緣層覆蓋凹凸部分的凸區域的頂端。在第二方面中，上述步驟f)可以包括在n型半導體層的上表面和側表面上形成柵電極。在第二方面中，上述步驟d)可以包括：將凹凸結構的轉角處理為具有彎曲的表面。在第二方面中，在上述步驟d)中，凹凸結構中的槽可以被處理成具有耗盡層擴展至p型半導體層的整個凸區域和n型半導體層的整個凸區域的寬度。根據第一方面和第二方面，異質結半導體裝置具有常斷特性，并且能夠提供柵極的減小的漏電流。附圖說明下面將參照附圖對本專利技術的示范性實施例的特征、優點以及技術和工業意義進行描述，其中相同的標號表示相同的元件，并且其中：圖1是示意性地示出根據第一實施例的異質結半導體裝置的配置的剖視圖；圖2A是示出在p型半導體層和n型半導體層之間的接合界面上未設置凹凸結構的情況下，異質結半導體裝置的柵極上的耗盡層的擴展的圖；圖2B是示出在p型半導體層和n型半導體層之間的接合界面上未設置凹凸結構的情況下，異質結半導體裝置的柵極上的耗盡層的擴展的圖；圖2C是示出在p型半導體層和n型半導體層之間的接合界面上未設置凹凸結構的情況下，異質結半導體裝置的柵極上的耗盡層的擴展的圖；圖3A是示出根據第一實施例的異質結半導體裝置的柵極上的耗盡層的擴展的圖；圖3B是示出根據第一實施例的異質結半導體裝置的柵極上的耗盡層的擴展的圖；圖3C是示出根據第一實施例的異質結半導體裝置的柵極上的耗盡層的擴展的圖；圖4A是示出制造根據第一實施例的異質結半導體裝置的方法的圖。圖4B是示出制造根據第一實施例的異質結半導體裝置的方法的圖。圖4C是示出制造根據第一實施例的異質結半導體裝置的方法的圖。圖4D是示出制造根據第一實施例的異質結半導體裝置的方法的圖。圖4E是示出制造根據第一實施例的異質結半導體裝置的方法的圖。圖4F是示出制造根據第一實施例的異質結半導體裝置的方法的圖。圖4G是示出制造根據第一實施例的異質結半導體裝置的方法的圖。圖4H是示出制造根據第一實施例的異質結半導體裝置的方法的圖。圖4I是示出制造根據第一實施例的異質結半導體裝置的方法的圖。圖5是示意性地示出根據第二實施例的異質結半導體裝置的配置的剖視圖；圖6是示出制造根據第二實施例的異質結半導體裝置的方法的圖。圖7是示意性地示出根據第三實施例的異質結半導體裝置的配置的剖視圖；圖8是示出制造根據第三實施例的異質結半導體裝置的方法的圖。圖9是示意性地示出根據第四實施例的異質結半導體裝置的配置的剖視圖；以及圖10是示出制造根據第四實施例的異質結半導體裝置的方法的圖。具體實施例<第一實施例>如圖1所示，根據第一實施例的異質結半導體裝置包括基板10、緩沖層12、溝道層14、勢壘層16、p型半導體層18、n型半導體層20、柵電極22，源電極24、漏電極26和保護膜28。溝道層14是在與下面所描述的勢壘層16的界面處形成異質結的半導體層。溝道層14是由具有與勢壘層16的高晶格匹配的半導體材料形成的。溝道層14的厚度沒有特別的限制，優選地，約為幾百納米。溝道層14形成在基板10上。基板10由具有與溝道層14的晶格常數和熱膨脹系數類似的晶格常數和熱膨脹系數的材料形成，例如，碳化硅、藍寶石、氮化鋁、氮化鋁鎵、氮化鎵或硅。此外，可選地，緩沖層12可以形成在基板10和溝道層14之間。設置緩沖層12是為了緩解基板10和溝道層14之間的晶格失配。優選地，緩沖層12是由具有介于基板10的晶格常數和溝道層14的晶格常數之間的中間晶格常數的材料所形成的。緩沖層12可以形成為由諸如氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化鋁(AlN)、氮化銦鎵(InGaN)或銦鋁鎵氮化物(InAlGaN)所形成的單層或復合層。勢壘層16是層疊在溝道層14上的半導體層，并在與溝道層14的界面處形成異質結。勢壘層16是由具有大于溝道層14的帶隙的帶隙的半導體材料形成的，并且與溝道層14具有高晶格匹配。結果，在溝道層14和勢壘層16之間的界面處發生自發極化或壓電極化。由于這種極化效應，在溝道層14和勢壘層16之間的界面處產生具有高載流子(電子)密度的二維電子氣(2DEG)。另外，二維電子氣(2DEG)可以通過添加摻雜劑到溝道層14和勢壘層16之間的界面區域以δ摻雜該界面區本文檔來自技高網...

【技術保護點】
一種異質結半導體裝置，其特征在于包括：溝道層，其包括第一半導體；勢壘層，其設置在所述溝道層上，并且包括具有大于所述第一半導體的帶隙的帶隙的半導體；源電極和漏電極，所述源電極和所述漏電極設置在所述勢壘層上并且歐姆接觸到所述勢壘層；設置在所述勢壘層上的p型半導體層，所述p型半導體層設置在所述勢壘層上所述源電極和所述漏電極之間的區域中；設置在所述p型半導體層上的n型半導體層；以及柵電極，其接合到所述n型半導體層，其中所述p型半導體層和所述n型半導體層之間的接合界面具有凹凸結構。

【技術特征摘要】
2015.05.18 JP 2015-1011181.一種異質結半導體裝置，其特征在于包括：溝道層，其包括第一半導體；勢壘層，其設置在所述溝道層上，并且包括具有大于所述第一半導體的帶隙的帶隙的半導體；源電極和漏電極，所述源電極和所述漏電極設置在所述勢壘層上并且歐姆接觸到所述勢壘層；設置在所述勢壘層上的p型半導體層，所述p型半導體層設置在所述勢壘層上所述源電極和所述漏電極之間的區域中；設置在所述p型半導體層上的n型半導體層；以及柵電極，其接合到所述n型半導體層，其中所述p型半導體層和所述n型半導體層之間的接合界面具有凹凸結構。2.根據權利要求1所述的異質結半導體裝置，其特征在于在所述凹凸結構的所述p型半導體層的凸區域中，所述p型半導體層和所述柵電極通過絕緣層彼此接合。3.根據權利要求1或2所述的異質結半導體裝置，其特征在于所述柵電極設置在所述n型半導體層的上表面和所述n型半導體層的側表面上。4.根據權利要求1-3中任一項所述的異質結半導體裝置，其特征在于所述凹凸結構的轉角具有彎曲的表面。5.根據權利要求1-4中任一項所述的異質結半導體裝置，其特征在于所述溝道層是由GaN構成的，所述勢壘層是由AlGaN構成的，所述p型半導體層是由p型GaN構成的，并且所述n型半導體層是由n型GaN構成的。6.根據權利要求1-5中任一項所述的異質結半導體裝置，其特征在于所述凹凸結構中的槽的寬度被設置為使得所述耗盡層擴展至所述p型半導體層的整個凸區域和所述n型半導體層的整個凸區域。7.一種制造異質結半導體裝置的方法，其特征在于包括：a)在溝道層...

【專利技術屬性】
技術研發人員：大川峰司，
申請(專利權)人：豐田自動車株式會社，
類型：發明
國別省市：日本;JP