面向通訊同步的多處理器陣列重構的方法技術

從多處理器陣列中獲取所需大小并且同步通訊性能優良的子陣列，是高性能拓撲重構的核心問題之一。本文基于不同的邏輯列剔除策略提出了三個面向通訊同步的多處理器陣列重構的算法：1)基于分治思想剔除邏輯列的重構算法(SCA_01)，該算法能夠使得被優化的邏輯列相對均勻的分布在物理陣列中；2)優先剔除長邏輯列的貪心重構算法(SCA_02),該算法能夠使得被優化的邏輯列的長鏈接總數最少；3)基于分治與長鏈接數的混成重構算法(SCA_03)，該算法將某一區域內的最長邏輯列剔除，且盡可能將剩余邏輯列均勻分布在物理陣列中。同時，本文對邏輯陣列的最大通訊延時給出了下界的求解算法。

【技術實現步驟摘要】

本專利技術涉及通信
，特別涉及一種面向通訊同步的多處理器陣列重構的算法。
技術介紹
隨著超大規模集成電路(Very Large Scale Integrated,VLSI)和晶片規模集成(Wafer Scale Integration,WSI)技術的不斷發展，單一芯片上能集成更多的處理器單元(Processing Elements,PEs)，但在制造和運行過程中PEs發生故障的可能性隨之增加。故障種類包括PEs的物理損壞和其壽命不均造成的硬故障，以及超負荷而引起的PEs過熱和被其他應用程序占用引起的軟故障。尤其在某些特定的環境下會導致VLSI/WSI發生故障的可能性增大。例如空間飛行器中維護芯片較為困難且沒有辦法進行更換，因此在空間飛行器中裝載的芯片很容易發生故障。所以幾乎不可能保證系統內所有的處理器單元在它的工作時間內都是不發生故障的，而處理器的這些故障的發生也必然會影響整個系統的可靠性。因此，針對含有故障PEs的VLSI陣列，需要提出有效的容錯技術，以提高系統的穩定性和可靠性。
技術實現思路
本專利技術的目的在于克服現有技術的缺點與不足，首次提出了如何構造用戶所需大小的目標陣列及其實現同步通訊性能的優化問題，并針對該問題提出了三個啟發式算法和一個計算最大通訊延時下界的算法。本專利技術的目的通過以下的技術方案實現：三個面向通訊同步的拓撲重構算法，是基于三種邏輯列的剔除策略，其主算法框架是一致的，包含以下步驟：S1、使用剔除策略對邏輯陣列的邏輯列進行剔除，剩余的邏輯列即目標陣列的初始陣列；S2、將剔除后生成的初始陣列進行LDP算法優化；S3、最后將優化后的陣列使用SPO算法進行同步性能的提升，作為我們的目標陣列。所述步驟S1中的剔除策略具體為：1)基于分治思想的均勻剔除、2)基于長鏈接數的貪心剔除和3)基于分治與長鏈接數的混成剔除。所述步驟S2的LDP算法是Wu Jigang等人在“Reconfiguration Algorithms for Power Efficient VLSI Subarrays with 4-Port Switches”論文中提出的一種基于動態規劃思想的算法。所述步驟S3的SPO算法是張元瑞等人在“可重構陣列的同步性能優化算法”論文中提出的一個同步性能優化算法。最大通訊延時下界的求解算法如下，如圖5所示：給定的邏輯陣列L＝{l1,l2,…,ls本文檔來自技高網...

【技術保護點】
一種面向通訊同步的多處理器重構的方法，其步驟包括：S1、使用剔除策略對邏輯陣列的邏輯列進行剔除，剩余的邏輯列即目標陣列的初始陣列；S2、將剔除后生成的初始陣列進行LDP算法優化；S3、最后將優化后的陣列使用SPO算法進行同步性能的提升，作為目標陣列。

【技術特征摘要】
1.一種面向通訊同步的多處理器重構的方法，其步驟包括：S1、使用剔除策略對邏輯陣列的邏輯列進行剔除，剩余的邏輯列即目標陣列的初始陣列；S2、將剔除后生成的初始陣列進行LDP算法優化；S3、最后將優化后的陣列使用SPO算法進行同步性能的提升，作為目標陣列。2.根據權...

【專利技術屬性】
技術研發人員：吳亞蘭，武繼剛，姜文超，劉竹松，
申請(專利權)人：廣東工業大學，
類型：發明
國別省市：廣東;44