存儲(chǔ)器陣列及其讀、編程、擦除操作方法技術(shù)

一種存儲(chǔ)器陣列及其讀、編程、擦除操作方法，存儲(chǔ)器陣列包括多個(gè)塊結(jié)構(gòu)，每一個(gè)塊結(jié)構(gòu)中包括多個(gè)分柵閃存單元；分柵閃存單元包括源極、漏極、第一控制柵結(jié)構(gòu)、字線結(jié)構(gòu)和第二控制柵結(jié)構(gòu)；在每一個(gè)塊結(jié)構(gòu)中：多個(gè)分柵閃存單元依次串聯(lián)在第一位線和第二位線之間，其中，第一個(gè)分柵閃存單元的漏極耦接第一位線，后一分柵閃存單元的漏極耦接前一分柵閃存單元的源極，最后一個(gè)閃存單元的源極耦接第二位線；多個(gè)分柵閃存單元的字線結(jié)構(gòu)分別耦接各自的字線；多個(gè)分柵閃存單元的第一控制柵結(jié)構(gòu)分別耦接各自的第一控制柵線；多個(gè)分柵閃存單元的第二控制柵結(jié)構(gòu)分別耦接各自的第二控制柵線。本發(fā)明專利技術(shù)方案可以較大程度地節(jié)約存儲(chǔ)器面積。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及存儲(chǔ)器領(lǐng)域，特別涉及一種存儲(chǔ)器陣列及其讀、編程、擦除操作方法。
技術(shù)介紹
閃存(Flash Memory)是一種長(zhǎng)壽命的非易失性(在斷電情況下仍能保持所存儲(chǔ)的數(shù)據(jù)信息)的存儲(chǔ)器，由于其斷電時(shí)仍能保存數(shù)據(jù)，閃存通常被用來(lái)保存設(shè)置信息。閃存是非易失存儲(chǔ)器，可以對(duì)稱為塊的存儲(chǔ)器單元進(jìn)行擦除和編程。任何閃存器件的編程操作只能在空白或已擦除的單元內(nèi)進(jìn)行，所以大多數(shù)情況下，閃存在進(jìn)行編程操作之前必須先執(zhí)行擦除?，F(xiàn)在市場(chǎng)上兩種主要的非易失性閃存為NOR Flash和NAND Flash。盡管NOR Flash的讀速度比NAND Flash稍快，但是其擦除和寫(xiě)入的速度卻較慢，大大影響到它的性能。相比之下，NAND Flash的內(nèi)部采用非線性宏單元模式，為固態(tài)大容量?jī)?nèi)存的實(shí)現(xiàn)提供了廉價(jià)有效的解決方案，具有容量較大，改寫(xiě)速度快等優(yōu)點(diǎn)，適用于大量數(shù)據(jù)的存儲(chǔ)，在業(yè)界得到了越來(lái)越廣泛的應(yīng)用，如嵌入式產(chǎn)品中包括數(shù)碼相機(jī)、MP3隨身聽(tīng)記憶卡、體積小巧的U盤(pán)等。NAND Flash執(zhí)行擦除操作十分簡(jiǎn)單，而NOR Flash則要求在進(jìn)行擦除前先要將目標(biāo)塊內(nèi)所有位的數(shù)據(jù)都寫(xiě)為數(shù)據(jù)0，因此，NAND Flash的編程速度比NOR Flash快很多。NAND flash的結(jié)構(gòu)能提供極高的單元密度，可以達(dá)到高存儲(chǔ)密度，并且編程和擦除的速度也很快。圖1是現(xiàn)有技術(shù)的一種存儲(chǔ)器陣列的電路圖。圖1所示的存儲(chǔ)器陣列100屬于NOR Flash，包括多個(gè)分柵閃存單元(101、102至10n)；所述分柵閃存單元包括源極、漏極、第一控制柵結(jié)構(gòu)、字線結(jié)構(gòu)和第二控制柵結(jié)構(gòu)；每一個(gè)分柵閃存單元的源極和漏極分別耦接第一位線BL1和第二位線BL2，且后一個(gè)分柵閃存單元的漏極耦接前一個(gè)分柵閃存單元的源極；所述多個(gè)分柵閃存單元的字線結(jié)構(gòu)分別耦接各自的字線；所述多個(gè)分柵閃存單元的第一控制柵結(jié)構(gòu)分別耦接各自的第一控制柵線；所述多個(gè)分柵閃存單元的第二控制柵結(jié)構(gòu)分別耦接各自的第二控制柵線。具體而言，分柵閃存單元101的字線結(jié)構(gòu)耦接字線WL1，其第一控制柵結(jié)構(gòu)耦接第一控制柵線CG01，其第二控制柵結(jié)構(gòu)耦接第二控制柵線CG11；分柵閃存單元102的字線結(jié)構(gòu)耦接字線WL2，其第一控制柵結(jié)構(gòu)耦接第一控制柵線CG02，其第二控制柵結(jié)構(gòu)耦接第二控制柵線CG12；以此類推，分柵閃存單元10n的字線結(jié)構(gòu)耦接字線WLn，其第一控制柵結(jié)構(gòu)耦接第一控制柵線CG0n，其第二控制柵結(jié)構(gòu)耦接第二控制柵線CG1n。在所述存儲(chǔ)器陣列100中，每一個(gè)分柵閃存單元通過(guò)接觸孔(Contact)與所述第一位線BL1或第二位線BL2相耦接，也即圖中的P1、P2、P3、……、P(n-1)和Pn。一般而言，在存儲(chǔ)器芯片的版圖設(shè)計(jì)中，所述接觸孔所占用的面積較大。若所述存儲(chǔ)器陣列100包含N個(gè)分柵閃存單元，N為正整數(shù)，則需要N+1個(gè)接觸孔，存儲(chǔ)器陣列100占用的版圖面積較大。因此，根據(jù)以上分析可知，現(xiàn)有技術(shù)的存儲(chǔ)器陣列面臨著在版圖設(shè)計(jì)時(shí)面積較大的問(wèn)題。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)解決的技術(shù)問(wèn)題是如何降低現(xiàn)有技術(shù)的存儲(chǔ)器陣列的面積。為解決上述技術(shù)問(wèn)題，本專利技術(shù)實(shí)施例提供一種存儲(chǔ)器陣列，包括多個(gè)塊結(jié)構(gòu)，每一個(gè)所述塊結(jié)構(gòu)中包括多個(gè)分柵閃存單元；所述分柵閃存單元包括源極、漏極、第一控制柵結(jié)構(gòu)、字線結(jié)構(gòu)和第二控制柵結(jié)構(gòu)；在所述每一個(gè)塊結(jié)構(gòu)中：所述多個(gè)分柵閃存單元依次串聯(lián)在第一位線和第二位線之間，其中，第一個(gè)分柵閃存單元的漏極耦接第一位線，后一分柵閃存單元的漏極耦接前一分柵閃存單元的源極，最后一個(gè)閃存單元的源極耦接第二位線；所述多個(gè)分柵閃存單元的字線結(jié)構(gòu)分別耦接各自的字線；所述多個(gè)分柵閃存單元的第一控制柵結(jié)構(gòu)分別耦接各自的第一控制柵線；所述多個(gè)分柵閃存單元的第二控制柵結(jié)構(gòu)分別耦接各自的第二控制柵線?？蛇x地，在相鄰的兩個(gè)塊結(jié)構(gòu)中，兩個(gè)塊結(jié)構(gòu)的最后一個(gè)分柵閃存單元的源極通過(guò)同一接觸孔耦接至所述第二位線，或者，兩個(gè)塊結(jié)構(gòu)的第一個(gè)分柵閃存單元的漏極通過(guò)同一接觸孔耦接至所述第一位線。可選地，所述分柵閃存單元還包括半導(dǎo)體襯底、位線結(jié)構(gòu)和浮柵結(jié)構(gòu)；其中，所述源極和所述漏極形成于所述半導(dǎo)體襯底內(nèi)部；所述位線結(jié)構(gòu)位于所述半導(dǎo)體襯底的表面，所述位線結(jié)構(gòu)包括耦接所述漏極的第一位線結(jié)構(gòu)和耦接所述源極的第二位線結(jié)構(gòu)；所述字線結(jié)構(gòu)位于所述半導(dǎo)體襯底的表面且位于所述第一位線結(jié)構(gòu)和第二位線結(jié)構(gòu)之間；所述浮柵結(jié)構(gòu)位于所述半導(dǎo)體襯底的表面，所述浮柵結(jié)構(gòu)包括第一浮柵結(jié)構(gòu)和第二浮柵結(jié)構(gòu)，所述第一浮柵結(jié)構(gòu)位于所述第一位線結(jié)構(gòu)和所述字線結(jié)構(gòu)之間，所述第二浮柵結(jié)構(gòu)位于所述第二位線結(jié)構(gòu)和所述字線結(jié)構(gòu)之間；所述第一控制柵結(jié)構(gòu)位于所述第一浮柵結(jié)構(gòu)的表面，所述第二控制柵結(jié)構(gòu)位于所述第二浮柵結(jié)構(gòu)的表面。為解決上述技術(shù)問(wèn)題，本專利技術(shù)實(shí)施例還提供一種以上所述的存儲(chǔ)器陣列的讀操作方法，包括：在被選中的塊結(jié)構(gòu)內(nèi)，當(dāng)對(duì)其內(nèi)部的待讀取分柵閃存單元進(jìn)行讀操作時(shí)，通過(guò)對(duì)所述待讀取分柵閃存單元以外的分柵閃存單元的字線、第一控制柵線、第二控制柵線的電壓配置，使得所述待讀取分柵閃存單元以外的分柵閃存單元的漏極和源極之間導(dǎo)通；通過(guò)對(duì)所述第一位線、第二位線以及所述待讀取分柵閃存單元的字線、第一控制柵線、第二控制柵線的電壓配置，選中所述待讀取分柵閃存單元并對(duì)其進(jìn)行讀操作?？蛇x地，所述對(duì)所述待讀取分柵閃存單元以外的分柵閃存單元的字線、第一控制柵線、第二控制柵線的電壓配置包括：對(duì)所述待讀取分柵閃存單元以外的分柵閃存單元的字線施加3V至6V的電壓；對(duì)所述待讀取分柵閃存單元以外的分柵閃存單元的第一控制柵線施加3V至6V的電壓；對(duì)所述待讀取分柵閃存單元以外的分柵閃存單元的第二控制柵線施加3V至6V的電壓。可選地，所述對(duì)所述第一位線、第二位線以及所述待讀取分柵閃存單元的字線、第一控制柵線、第二控制柵線的電壓配置包括：對(duì)所述第一位線施加-1V至1V的電壓；對(duì)所述第二位線施加0.5V至0.8V的電壓；對(duì)所述待讀取分柵閃存單元的字線施加3V至6V的電壓；對(duì)所述待讀取分柵閃存單元的第一控制柵線施加-2V至1V的電壓；對(duì)所述待讀取分柵閃存單元的第二控制柵線施加3V至6V的電壓。為解決上述技術(shù)問(wèn)題，本專利技術(shù)實(shí)施例還提供一種以上所述的存儲(chǔ)器陣列的編程操作方法，包括：在被選中的塊結(jié)構(gòu)內(nèi)，當(dāng)對(duì)其內(nèi)部的待編程分柵閃存單元進(jìn)行編程操作時(shí)，通過(guò)對(duì)所述待編程分柵閃存單元以外的分柵閃存單元的字線、第一控制柵線、第二控制柵線的電壓配置，使得所述待編程分柵閃存單元以外的分柵閃存單元的漏極和源極之間導(dǎo)通；通過(guò)對(duì)所述第一位線、第二位線以及所述待編程分柵閃存單元的字線、第一控制柵線、第二控制柵線的電壓配置，選中所述待編程分柵閃存單元并對(duì)其進(jìn)行編程操作。可選地，所述對(duì)所述待編程分柵閃存單元以外的分柵閃存單元的字線、第一控制柵線、第二控制柵線的電壓配置包括：對(duì)所述待編程分柵閃存單元以外的分柵閃存單元的字線施加8V至11V的電壓；對(duì)所述待編程分柵閃存單元以外的分柵閃存單元的第一控制柵線施加8V至11V的電壓；對(duì)所述待編程分柵閃存單元以外的分柵閃存單元的第二控制柵線施加8V至11V的電壓。可選地，所述對(duì)所述第一位線、第二位線以及所述待編程分柵閃存單元的字線、第一控制柵線、第二控制柵線的電壓配置包括：對(duì)所述第一位線施加3V至6V的電壓；對(duì)所述第二位線施加0.1V至0.5V本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種存儲(chǔ)器陣列，其特征在于，包括多個(gè)塊結(jié)構(gòu)，每一個(gè)所述塊結(jié)構(gòu)中包括多個(gè)分柵閃存單元；所述分柵閃存單元包括源極、漏極、第一控制柵結(jié)構(gòu)、字線結(jié)構(gòu)和第二控制柵結(jié)構(gòu)；在所述每一個(gè)塊結(jié)構(gòu)中：所述多個(gè)分柵閃存單元依次串聯(lián)在第一位線和第二位線之間，其中，第一個(gè)分柵閃存單元的漏極耦接第一位線，后一分柵閃存單元的漏極耦接前一分柵閃存單元的源極，最后一個(gè)閃存單元的源極耦接第二位線；所述多個(gè)分柵閃存單元的字線結(jié)構(gòu)分別耦接各自的字線；所述多個(gè)分柵閃存單元的第一控制柵結(jié)構(gòu)分別耦接各自的第一控制柵線；所述多個(gè)分柵閃存單元的第二控制柵結(jié)構(gòu)分別耦接各自的第二控制柵線。

【技術(shù)特征摘要】
1.一種存儲(chǔ)器陣列，其特征在于，包括多個(gè)塊結(jié)構(gòu)，每一個(gè)所述塊結(jié)構(gòu)中包括多個(gè)分柵閃存單元；所述分柵閃存單元包括源極、漏極、第一控制柵結(jié)構(gòu)、字線結(jié)構(gòu)和第二控制柵結(jié)構(gòu)；在所述每一個(gè)塊結(jié)構(gòu)中：所述多個(gè)分柵閃存單元依次串聯(lián)在第一位線和第二位線之間，其中，第一個(gè)分柵閃存單元的漏極耦接第一位線，后一分柵閃存單元的漏極耦接前一分柵閃存單元的源極，最后一個(gè)閃存單元的源極耦接第二位線；所述多個(gè)分柵閃存單元的字線結(jié)構(gòu)分別耦接各自的字線；所述多個(gè)分柵閃存單元的第一控制柵結(jié)構(gòu)分別耦接各自的第一控制柵線；所述多個(gè)分柵閃存單元的第二控制柵結(jié)構(gòu)分別耦接各自的第二控制柵線。2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器陣列，其特征在于，在相鄰的兩個(gè)塊結(jié)構(gòu)中，兩個(gè)塊結(jié)構(gòu)的最后一個(gè)分柵閃存單元的源極通過(guò)同一接觸孔耦接至所述第二位線，或者，兩個(gè)塊結(jié)構(gòu)的第一個(gè)分柵閃存單元的漏極通過(guò)同一接觸孔耦接至所述第一位線。3.根據(jù)權(quán)利要求1或2所述的存儲(chǔ)器陣列，其特征在于，所述分柵閃存單元還包括半導(dǎo)體襯底、位線結(jié)構(gòu)和浮柵結(jié)構(gòu)；其中，所述源極和所述漏極形成于所述半導(dǎo)體襯底內(nèi)部；所述位線結(jié)構(gòu)位于所述半導(dǎo)體襯底的表面，所述位線結(jié)構(gòu)包括耦接所述漏極的第一位線結(jié)構(gòu)和耦接所述源極的第二位線結(jié)構(gòu)；所述字線結(jié)構(gòu)位于所述半導(dǎo)體襯底的表面且位于所述第一位線結(jié)構(gòu)和第二位線結(jié)構(gòu)之間；所述浮柵結(jié)構(gòu)位于所述半導(dǎo)體襯底的表面，所述浮柵結(jié)構(gòu)包括第一浮柵結(jié)構(gòu)和第二浮柵結(jié)構(gòu)，所述第一浮柵結(jié)構(gòu)位于所述第一位線結(jié)構(gòu)和所述字線結(jié)構(gòu)之間，所述第二浮柵結(jié)構(gòu)位于所述第二位線結(jié)構(gòu)和所述字線結(jié)構(gòu)之間；所述第一控制柵結(jié)構(gòu)位于所述第一浮柵結(jié)構(gòu)的表面，所述第二控制柵結(jié)構(gòu)位于所述第二浮柵結(jié)構(gòu)的表面。4.一種權(quán)利要求1至3任一項(xiàng)所述的存儲(chǔ)器陣列的讀操作方法，其特征在于，包括：在被選中的塊結(jié)構(gòu)內(nèi)，當(dāng)對(duì)其內(nèi)部的待讀取分柵閃存單元進(jìn)行讀操作時(shí)，通過(guò)對(duì)所述待讀取分柵閃存單元以外的分柵閃存單元的字線、第一控制柵線、第二控制柵線的電壓配置，使得所述待讀取分柵閃存單元以外的分柵閃存單元的漏極和源極之間導(dǎo)通；通過(guò)對(duì)所述第一位線、第二位線以及所述待讀取分柵閃存單元的字線、第一控制柵線、第二控制柵線的電壓配置，選中所述待讀取分柵閃存單元并對(duì)其進(jìn)行讀操作。5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器陣列的讀操作方法，其特征在于，所述對(duì)所述待讀取分柵閃存單元以外的分柵閃存單元的字線、第一控制柵線、第二控制柵線的電壓配置包括：對(duì)所述待讀取分柵閃存單元以外的分柵閃存單元的字線施加3V至6V的電壓；對(duì)所述待讀取分柵閃存單元以外的分柵閃存單元的第一控制柵線施加3V至6V的電壓；對(duì)所述待讀取分柵閃存單元以外的分柵閃存單元的第二控制柵線施加3V至6V的電壓。6.根據(jù)權(quán)利要求4或5所述的讀操作方法，其特征在于，所述對(duì)所述第一位線、第二位線以及...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：楊光軍，孔蔚然，胡劍，
申請(qǐng)(專利權(quán))人：上海華虹宏力半導(dǎo)體制造有限公司，
類型：發(fā)明
國(guó)別省市：上海;31