自對準埋入式字線隔離結構的形成方法技術

本發明專利技術提供一種自對準埋入式字線隔離結構及其形成方法。此方法包括提供具有陣列區及多個晶胞區的半導體基板，且每一晶胞區具有兩條字線。形成第一材料層于半導體基板上，其中第一材料層的上表面具有凹口介于兩個相鄰的晶胞區之間。形成第二材料層于第一材料層上并填入凹口中。位于凹口底部的第二材料層具有第一厚度，且位于晶胞區的第二材料層具有大于第一厚度的第二厚度。沿著凹口進行第一蝕刻步驟穿過第一及第二材料層，以形成字線隔離溝槽介于兩個相鄰的晶胞區之間。進行第二蝕刻步驟，以擴大字線隔離溝槽的底部。本發明專利技術所提供的形成自對準埋入式字線隔離結構的方法，可有效改善存儲器裝置的臨界尺寸，并可簡化制造工藝及降低制造成本。

【技術實現步驟摘要】

本專利技術是有關于一種半導體存儲裝置，且特別是有關于一種自對準埋入式字線隔離結構及其形成方法。
技術介紹
動態隨機存取存儲器(dynamic random access memory,DRAM)主要是由一個電容器和一個晶體管組成。隨著電子產品日漸小型化的趨勢，對于存儲器裝置亦有逐漸小型化的需求。然而，現有動態隨機存取存儲器中的電容器，占據大部分可利用的空間，使得動態隨機存取存儲器的體積無法再縮小，而研發出一種無電容器動態隨機存取存儲器。因此，隨著存儲器小型化發展的趨勢，對于具有更小臨界尺寸的存儲器裝置以及更簡便且低成本的形成方法仍有所需求。
技術實現思路
本專利技術提供一種自對準埋入式字線隔離結構及其形成方法，以解決現有技術中的一項或多項缺失。本專利技術的一實施例揭示一種自對準埋入式字線隔離結構的形成方法，包括：提供半導體基板，其中半導體基板包括陣列區及多個晶胞區位于陣列區中，其中晶胞區中的每一個包括兩條字線；形成第一材料層于半導體基板上，其中第一材料層的上表面具有一凹口介于兩個相鄰的晶胞區之間；形成第二材料層于第一材料層上并填入凹口中，其中位于凹口底部的第二材料層具有第一厚度，且位于晶胞區的第二材料層具有大于第一厚度的第二厚度；沿著凹口進行第一蝕刻步驟穿過第一材料層及第二材料層，以在半導體基板中形成一字線隔離溝槽介于兩個相鄰的晶胞區之間，其中字線隔離溝槽的位置是對應于凹口的位置；以及進行第二蝕刻步驟，以擴大字線隔離溝槽的底部，其中字線隔離溝槽具有上部及擴大的底部。本專利技術的另一實施例揭示一種自對準埋入式字線隔離結構，包括：半導體基板，包括陣列區及多個晶胞區位于陣列區中，其中晶胞區中的每一個包括兩條字線；字線隔離溝槽，位于兩個相鄰的晶胞區之間，其中字線隔離溝槽具有上部及擴大的底部；摻雜區，位于半導體基板中且包圍擴大的底部；以及填充材料，填入字線隔離溝槽中。本專利技術所提供的形成自對準埋入式字線隔離結構的方法，此方法至少具有下述優點：(1)藉由使第二材料層114在凹口130底部的第一厚度t1小于在晶胞區的第二厚度t2，并且使第一蝕刻步驟對于第一材料與第二材料具有高蝕刻選擇性，可于蝕刻期間保護第一材料層112，因而避免拓寬溝槽140的口徑。因此，可降低后續電性失效的風險，并且有助于降低存儲器裝置的臨界尺寸。(2)藉由第二蝕刻步驟實施等向性的蝕刻，形成擴大的底部150b。擴大的底部150b可產生具有較高摻質濃度且較大體積的摻雜區。因此，可使字線隔離溝槽150具有更佳的隔離效果。(3)藉由第一材料層112及第二材料層114分別在第一及第二蝕刻制造工藝期間作為蝕刻光掩膜，因此，可省略一道蝕刻光掩膜及圖案化制造工藝，因而可簡化制造工藝并且降低成本。所以，本專利技術所提供的形成自對準埋入式字線隔離結構的方法，可有效改善存儲器裝置的臨界尺寸，并且可簡化制造工藝及降低制造成本。為讓本專利技術的上述和其他目的、特征、和優點能更明顯易懂，下文特舉出較佳實施例，作詳細說明如下。附圖說明圖1至圖7為本專利技術一些實施例的自對準埋入式字線隔離結構100的制造工藝剖面示意圖。符號說明：1a～第一材料2a～光掩模10～陣列區20～周邊電路區100～自對準埋入式字線隔離結構102～半導體基板104～淺溝隔離結構106～穿隧氧化物層108～字線110～第一材料柵狀膜層110p～突出部112～第一材料層114～第二材料層118～開口120～字線溝槽130～凹口140～溝槽150～字線隔離溝槽150a～上部150b～擴大的底部160～摻雜區170～填充材料210～摻雜步驟C～晶胞區s1～第一間距s2～第二間距t1～第一厚度t2～第二厚度w1～第一寬度w2～第二寬度具體實施方式為使本專利技術的上述和其他目的、特征、優點能更明顯易懂，下文特舉出較佳實施例，并配合所附圖式，作詳細說明如下。然而，任何所屬
技術人員將會了解本專利技術中各種特征結構僅用于說明，并未依照比例描繪。事實上，為了使說明更加清
晰，可任意增減各種特征結構的相對尺寸比例。在說明書全文及所有圖式中，相同的參考標號是指相同的特征結構。本專利技術提供一種自對準埋入式字線隔離結構及其形成方法，圖1至圖7為本專利技術一些實施例的自對準埋入式字線隔離結構100的制造工藝剖面示意圖。請參照圖1，提供半導體基板102，其包括陣列區10，其中陣列區10具有多個晶胞區C，以及相鄰于陣列區10的周邊電路區20。另外，如圖1所示，淺溝隔離結構(shallow trench isolation,STI)104分別位于陣列區10及周邊電路區20中。半導體基板102的材料可包括硅、砷化鎵、氮化鎵、硅化鍺、絕緣層上覆硅(silicon on indulator,SOI)、其他合適的材料或上述材料的組合。在一些實施例中，半導體基板102為硅基板。淺溝隔離結構104的功能為電性隔離后續將形成于陣列區10中的元件，例如，柵極堆疊結構(未繪示)。本領域技術人員應可了解，從俯視角度觀察，淺溝隔離結構104為平行排列的多個長條形區域，而字線108亦為平行排列的多個長條形區域。由于淺溝隔離結構104的延伸方向與字線108的延伸方向彼此并非垂直或平行，而是以一特定角度(例如，介于約10-80度之間)排列。因此，隨著剖線的位置不同，所得到的剖面圖亦不相同。且在剖面圖中，溝隔離結構104與字線108在陣列區10中并非呈現規則排列，如圖1所示。仍請參照圖1，在半導體基板102及淺溝隔離結構104的表面上依序(由下而上)沉積穿隧氧化物層(tunneling oxide layer)106、第一材料1a及光掩模2a。接著，對位于陣列區10的光掩模2a進行圖案化制造工藝，以定義出多個開口118。沿著開口118進行蝕刻步驟并穿過第一材料、穿隧氧化物層106、半導體基板102及/或淺溝隔離結構104，以形成多個字線溝槽120，如圖1所示。請參照圖2，在字線溝槽120中依序填入導電材料及第一材料1a。填入字線溝槽120中的導電材料形成字線108。由于字線108是埋入半導體基板的頂面之下，因此亦可稱為“埋入式字線”。再者，填入字線溝槽120中的第一材料1a與覆蓋于穿隧氧化物層106上的第一材料1a相連，因而形成第一材料柵狀膜層110。第一材料柵狀膜層110具有柵欄狀(fence-shaped)的剖面輪廓(profile)，且第一材料柵狀膜層110在晶胞區C具有多個突出部110p對應于字線108的位置，如圖2所示。在形成第一材料柵狀膜層110之后，移除光掩模2a。請參照圖3，在形成第一材料柵狀膜層110之后，沉積與第一材料柵狀膜層110相同的第一材料1a于第一材料柵狀膜層110上，使第一材料1a沿著第一材料柵狀膜層110的柵欄狀的剖面輪廓堆疊一適當的厚度，以形成具有多個凹口130的第一材料層112。在本實施例中，位于第一材料層112上表面的每一個凹口130皆介于兩個相鄰的晶胞區C之間，如圖3所示。請參照圖2，在一些實施例中，第一材料柵狀膜層110的突出部110p具有不同的間距。位于同一晶胞區C的兩個突出部110p具有第一間距s1。位于相鄰晶胞區C的兩個突出部110p具有第二間距s2。藉由選擇第一間距s1與第二間距s2，可控制凹口130的形成位置。舉例而言，在本實本文檔來自技高網...

【技術保護點】
一種自對準埋入式字線隔離結構的形成方法，其特征在于，包括：提供一半導體基板，其中所述半導體基板包括一陣列區及多個晶胞區位于所述陣列區中，其中所述晶胞區中的每一個包括兩條字線；形成一第一材料層于所述半導體基板上，其中所述第一材料層的上表面具有一凹口介于兩個相鄰的所述晶胞區之間；形成一第二材料層于所述第一材料層上并填入所述凹口中，其中位于所述凹口底部的所述第二材料層具有一第一厚度，且位于所述晶胞區的所述第二材料層具有大于所述第一厚度的一第二厚度；沿著所述凹口進行一第一蝕刻步驟穿過所述第一材料層及所述第二材料層，以在所述半導體基板中形成一字線隔離溝槽介于兩個相鄰的所述晶胞區之間，其中所述字線隔離溝槽的位置是對應于所述凹口的位置；以及進行一第二蝕刻步驟，以擴大所述字線隔離溝槽的底部，其中所述字線隔離溝槽具有一上部及一擴大的底部。

【技術特征摘要】
1.一種自對準埋入式字線隔離結構的形成方法，其特征在于，包括：提供一半導體基板，其中所述半導體基板包括一陣列區及多個晶胞區位于所述陣列區中，其中所述晶胞區中的每一個包括兩條字線；形成一第一材料層于所述半導體基板上，其中所述第一材料層的上表面具有一凹口介于兩個相鄰的所述晶胞區之間；形成一第二材料層于所述第一材料層上并填入所述凹口中，其中位于所述凹口底部的所述第二材料層具有一第一厚度，且位于所述晶胞區的所述第二材料層具有大于所述第一厚度的一第二厚度；沿著所述凹口進行一第一蝕刻步驟穿過所述第一材料層及所述第二材料層，以在所述半導體基板中形成一字線隔離溝槽介于兩個相鄰的所述晶胞區之間，其中所述字線隔離溝槽的位置是對應于所述凹口的位置；以及進行一第二蝕刻步驟，以擴大所述字線隔離溝槽的底部，其中所述字線隔離溝槽具有一上部及一擴大的底部。2.如權利要求1所述的自對準埋入式字線隔離結構的形成方法，其特征在于，形成所述第一材料層的步驟包括：形成一第一材料柵狀膜層于所述半導體基板上，其中所述第一材料柵狀膜層具有多個突出部對應于所述字線的位置；以及沉積一第一材料于所述第一材料柵狀膜層上，以形成具有所述凹口的所述第一材料層。3.如權利要求2所述的自對準埋入式字線隔離結構的形成方法，其特征在于，所述第一材料為一氮化物，且所述第二材料為一氧化物。4.如權利要求1所述的自對準埋...

【專利技術屬性】
技術研發人員：樸哲秀，柯順祥，陳明堂，鈕偉宗，
申請(專利權)人：華邦電子股份有限公司，
類型：發明
國別省市：中國臺灣;71