印刷電路板埋嵌入電容結構制造技術

本發明專利技術適用于印刷電路板技術領域，提供了一種印刷電路板埋嵌入電容結構包括多層電路板以及埋嵌設于多層電路板內的電容層介質，多層電路板設有多個測試孔，電容層介質對應于多層電路板的各層設有測試層，各測試孔與所對應層的測試層電性連接。該印刷電路板埋嵌入電容結構通過在多層電路板內埋設電容層介質，并于電容層介質對應于多層電路板的各層設有測試層，通過各測試孔與所對應層的測試層電性連接，以形成埋嵌電容測試模塊，可以量測出因為多層電路板的各層間偏移造成電容區域面積變化而導致電容值的損耗量，從而為控制電容層介質的層間偏移量提供數據分析，可有效控制埋嵌電容值的公差，滿足客戶需求，同時使電容測試標準化。

【技術實現步驟摘要】

本專利技術屬于印刷電路板
，尤其涉及一種印刷電路板埋嵌入電容結構。
技術介紹
目前，印刷電路板埋嵌入電容結構中的電容均在印刷電路板的內層結構中，在相應的成品電容測試時，對所測試單元內對應的埋電容區域尋找對應測試點來測試電容值是否在公差范圍內。由于測量時需人工找點且在有效單元區域操作，找點效率低下且容易找錯測試點產生開短路的問題影響測量結果，不利于大批量生產埋容產品的電容測試制程。
技術實現思路
本專利技術的目的在于提供一種印刷電路板埋嵌入電容結構，旨在解決現有技術中電容測試時人工找點效率低下且容易找錯點而造成開短路的技術問題。本專利技術是這樣實現的，一種印刷電路板埋嵌入電容結構，包括多層電路板以及埋嵌設于所述多層電路板內的電容層介質，所述多層電路板設有多個測試孔，所述電容層介質對應于所述多層電路板的各層設有測試層，所述測試孔的數量與所述多層電路板的層數相同且環設于所述電容層介質周圍，各所述測試孔與所對應層的所述測試層電性連接。進一步地，所述多層電路板為四層電路板，所述測試孔的數量為4個。進一步地，所述測試孔分布于同一方形的四個角上，各所述測試層位于該方形的對角線的交點處。進一步地，各所述測試層為位于各內層上的導電圖像，各層的所述導電圖像上下對準。進一步地，各所述測試層為圓型導電圖像。進一步地，各所述圓形導電圖像的直徑為10mm進一步地，所述印刷電路板埋嵌入電容結構還包括電性連接于各所述測試層與對應層上所設所述測試孔之間的導線。進一步地，所述電容層介質位于所述多層電路板的相鄰兩銅層之間，并埋設于相鄰兩所述銅層之間的半固化片內。本專利技術相對于現有技術的技術效果是：該印刷電路板埋嵌入電容結構通過在所述多層電路板內埋設所述電容層介質，并于所述電容層介質對應于所述多層電路板的各層設有測試層，通過各所述測試孔與所對應層的所述測試層電性連接，以形成埋嵌電容測試模塊，可以量測出因為所述多層電路板的各層間偏移造成電容區域面積變化而導致電容值的損耗量，從而為控制電容層介質的層間偏移量提供數據分析，可有效控制埋嵌電容值的公差，滿足客戶需求。同時，也使電容測試標準化，且提高了電容測試準確率和效率。附圖說明為了更清楚地說明本專利技術實施例的技術方案，下面將對本專利技術實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面所描述的附圖僅僅是本專利技術的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖1是本專利技術實施例提供的印刷電路板埋嵌入電容結構的結構示意圖，去除電路板結構部分；圖2是本專利技術實施例提供的印刷電路板埋嵌入電容結構的俯視示意圖；圖3是本專利技術實施例提供的印刷電路板埋嵌入電容結構的局部剖視圖。附圖標記說明：具體實施方式下面詳細描述本專利技術的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，旨在用于解釋本專利技術，而不能理解為對本專利技術的限制。在本專利技術的描述中，需要理解的是，術語“長度”、“寬度”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底”“內”、“外”等指示的方位或位置關系為基于附圖所示的方位或位置關系，僅是為了便于描述本專利技術和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本專利技術的限制。此外，術語“第一”、“第二”僅用于描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術特征的數量。由此，限定有“第一”、“第二”的特征可以明示或者隱含地包括一個或者更多個該特征。在本專利技術的描述中，“多個”的含義是兩個或兩個以上，除非另有明確具體的限定。在本專利技術中，除非另有明確的規定和限定，術語“安裝”、“相連”、“連接”、“固定”等術語應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或成一體；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內部的連通或兩個元件的相互作用關系。對于本領域的普通技術人員而言，可以根據具體情況理解上述術語在本專利技術中的具體含義。為了使本專利技術的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本專利技術進行進一步詳細說明。請參照圖1至圖3，本專利技術實施例提供的印刷電路板埋嵌入電容結構包括多層電路板10以及埋嵌設于所述多層電路板10內的電容層介質20，所述多層電路板10設有多個測試孔12，所述電容層介質20對應于所述多層電路板10的各層設有測試層22，所述測試孔12的數量與所述多層電路板10的層數相同且環設于所述電容層介質20周圍，各所述測試孔12與所對應層的所述測試層22電性連接。本專利技術實施例提供的印刷電路板埋嵌入電容結構通過在所述多層電路板10內埋設所述電容層介質20，并于所述電容層介質20對應于所述多層電路板10的各層設有測試層22，通過各所述測試孔12與所對應層的所述測試層22電性連接，以形成埋嵌電容測試模塊，可以量測出因為所述多層電路板10的各層間偏移造成電容區域面積變化而導致電容值的損耗量，從而為控制電容層介質20的層間偏移量提供數據分析，可有效控制埋嵌電容值的公差，滿足客戶需求。同時，也使電容測試標準化，且提高了電容測試準確率和效率。在該實施例中，所述多層電路板10的各層間偏移量為360°以內。請參照圖1和圖2，進一步地，所述多層電路板10為四層電路板，所述測試孔12的數量為4個。對于四層電路板，所對應的所述測試孔12的數量為4個，且對應的所述測試層22也為4層，各所述測試孔12與對應層的所述測試層22電性連接，以控制所述電容層介質20的層間便宜量提供數據分析，并有效控制埋嵌入電容值的公差。在其他實施例中，所述多層電路板10為六層電路板，所述測試孔12的數量為6個，對應的所述測試層22也為6層；所述多層電路板10為八層電路板，所述測試孔12的數量為8個，對應的所述測試層22也為8層；所述多層電路板10為十層電路板，所述測試孔12的數量為10個，對應的所述測試層22也為10層；以此類推，不限于此。請參照圖1和圖2，進一步地，所述測試孔12分布于同一方形的四個角上，各所述測試層22位于該方形的對角線的交點處。通過將各所述測試孔12分布于方形的四個角上以及將所述測試層22設置于所述方形對角線的交點上，以便于在測試的時候準確找到測試點，防止找錯測試點而造成開短路問題。在其他實施例中，所述多層電路板10的各所述測試孔12的分布為：以所述測試層22為中心的圓周上，且于該圓周上等間隔設置。請參照圖1和圖2，進一步地，各所述測試層22為位于各內層上的導電圖像，各層的所述導電圖像上下對準。通過在對應所述多層電路板10的各內側設置所述導電圖像，各層的所述導電圖像上下對準，以便于電容測試。優選地，各所述測試層22為圓型導電圖像。在其他實施例中，所述導電圖形還可以是方形、橢圓形、或者其他任意形狀，不限于此。更優地，各所述圓形導電圖像的直徑為10mm。在其他實施例中，所述圓形導電圖像的直徑也可以稍大于或者稍小于10mm，不限于此。請參照圖1和圖2，進一步地，所述印刷電路板埋嵌入電容結構還包括電性連接于各所述測試層22本文檔來自技高網...

【技術保護點】
一種印刷電路板埋嵌入電容結構，其特征在于，包括多層電路板以及埋嵌設于所述多層電路板內的電容層介質，所述多層電路板設有多個測試孔，所述電容層介質對應于所述多層電路板的各層設有測試層，所述測試孔的數量與所述多層電路板的層數相同且環設于所述電容層介質周圍，各所述測試孔與所對應層的所述測試層電性連接。

【技術特征摘要】
1.一種印刷電路板埋嵌入電容結構，其特征在于，包括多層電路板以及埋嵌設于所述多層電路板內的電容層介質，所述多層電路板設有多個測試孔，所述電容層介質對應于所述多層電路板的各層設有測試層，所述測試孔的數量與所述多層電路板的層數相同且環設于所述電容層介質周圍，各所述測試孔與所對應層的所述測試層電性連接。2.如權利要求1所述的印刷電路板埋嵌入電容結構，其特征在于，所述多層電路板為四層電路板，所述測試孔的數量為4個。3.如權利要求2所述的印刷電路板埋嵌入電容結構，其特征在于，所述測試孔分布于同一方形的四個角上，各所述測試層位于該方形的對角線的交點處。4.如權利要求1所述的印刷...

【專利技術屬性】
技術研發人員：趙波，姜雪飛，劉東，
申請(專利權)人：深圳崇達多層線路板有限公司，
類型：發明
國別省市：廣東;44