溝槽型VDMOS制造方法技術(shù)

本發(fā)明專利技術(shù)提供了一種溝槽型VDMOS制造方法。該方法包括：在N型外延層中的中間區(qū)域形成第一溝槽；采用選擇性外延生長工藝在第一溝槽中形成P型離子區(qū)；在N型外延層中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽；在N型外延層的上表面及第二溝槽內(nèi)表面形成柵氧化層；在第二溝槽中的柵氧化層上沉積多晶硅層；形成溝槽型VDMOS的體區(qū)，源區(qū)，介電層及金屬層。有效提高了溝槽型VDMOS的擊穿電壓，同時使P型離子區(qū)不再橫向擴散，保證了溝槽型VDMOS的閾值電壓不變，使沉積多晶硅層的溝槽之間的間距不變，進而維持了元胞密度，保證了溝槽型VDMOS的驅(qū)動能力。

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)實施例涉及半導體器件制造
，尤其涉及一種溝槽型VDMOS制造方法。
技術(shù)介紹
溝槽型垂直雙擴散金屬氧化物半導體晶體管(簡稱：溝槽型VDMOS)是通過源離子和體離子注入后形成縱向擴散距離差形成溝道，并廣泛應(yīng)用于開關(guān)電源和同步整流領(lǐng)域。相比平面型VDMOS，溝槽型VDMOS由于消除了JFET區(qū)，所以其內(nèi)阻非常小。但是由于溝槽型VDMOS中溝槽底部的拐角處曲率半徑小，使溝槽型VDMOS的擊穿電壓較低。現(xiàn)有技術(shù)中，為了提高溝槽型VDMOS的擊穿電壓，主要采取在金屬接觸孔的區(qū)域注入P型離子的方法。如圖1所示，在金屬接觸孔的區(qū)域注入P型離子后，P型離子注入?yún)^(qū)15分擔了部分第二溝槽6底部的場強，使第二溝槽6底部的場強減弱，進而提高了擊穿電壓。其中，P型離子注入?yún)^(qū)15的底部越接近第二溝槽6底部，分擔的場強越多。最佳情況下，如圖2所示，P型離子注入?yún)^(qū)15的底部與第二溝槽6的底部在同一水平面時，第二溝槽6的底部的場強最弱，擊穿電壓達到最高。但該種在金屬接觸孔的區(qū)域注入P型離子提高擊穿電壓的方法，在P型離子注入?yún)^(qū)15的底部推向第二溝槽6的底部的深度的同時，P型離子注入?yún)^(qū)15也在橫向擴散，從而改變了溝道區(qū)的離子濃度，使VDMOS的閾值電壓發(fā)生變化，進而使溝槽型VDMOS不能正常工作。為了防止這種情況的發(fā)生，如圖3所示，將兩個第二溝槽6的間距拉大，但這使溝槽型VDMOS元胞密度降低，減弱了溝槽型VDMOS的驅(qū)動能力。
技術(shù)實現(xiàn)思路
本專利技術(shù)實施例提供一種溝槽型VDMOS制造方法，有效提高了溝槽型VDMOS的擊穿電壓，同時使P型離子區(qū)不再橫向擴散，保證了溝槽型VDMOS的閾值電壓不變，使沉積多晶硅層的溝槽之間的間距不變，進而維持了元胞密度，保證了溝槽型VDMOS的驅(qū)動能力。本專利技術(shù)實施例提供一種溝槽型VDMOS制造方法，包括：在N型外延層中的中間區(qū)域形成第一溝槽；采用選擇性外延生長工藝在第一溝槽中形成P型離子區(qū)；在所述N型外延層中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽；在所述N型外延層的上表面及所述第二溝槽內(nèi)表面形成柵氧化層；在所述第二溝槽中的柵氧化層上沉積多晶硅層；形成所述溝槽型VDMOS的體區(qū)，源區(qū)，介電層及金屬層。進一步地，如上所述的方法，所述在N型外延層中的中間區(qū)域形成第一溝槽具體包括：在所述N型外延層上沉積硬掩膜層；對所述硬掩膜層中的中間區(qū)域進行光刻、刻蝕，形成第一溝槽窗口區(qū)；對所述第一溝槽窗口區(qū)的下側(cè)區(qū)域進行刻蝕，在所述N型外延層中形成第一溝槽。進一步地，如上所述的方法，所述在所述N型外延層中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽具體包括：在所述N型外延層上沉積硬掩膜層；對所述硬掩膜層中的所述P型離子區(qū)兩側(cè)的部分區(qū)域進行光刻、刻蝕，形成第二溝槽窗口區(qū)；對所述第二溝槽窗口區(qū)的下側(cè)區(qū)域進行刻蝕，在所述N型外延層中形成第二溝槽。進一步地，如上所述的方法，所述第一溝槽與所述第二溝槽的深度相同。進一步地，如上所述的方法，所述在所述N型外延層中形成第二溝槽后，還包括：對所述第二溝槽的底角進行圓滑處理；去除所述硬掩膜層。進一步地，如上所述的方法，所述P型離子區(qū)中的P型外延的摻雜離子為硼離子，所述P型外延的摻雜濃度為1E19-1E20原子數(shù)/立方厘米。進一步地，如上所述的方法，所述在所述第二溝槽中的柵氧化層上沉積多晶硅層之后，還包括：對所述多晶硅層進行回刻處理，以使所述多晶硅層的上表面、所述P型離子區(qū)的上表面與所述N型外延層的上表面在同一平面上。進一步地，如上所述的方法，所述多晶硅層的厚度為6000-12000埃，所述柵氧化層的厚度為400-1000埃。本專利技術(shù)實施例提供一種溝槽型VDMOS制造方法，通過在N型外延層中的中間區(qū)域形成第一溝槽；采用選擇性外延生長工藝在第一溝槽中形成P型離子區(qū)；在N型外延層中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽；在N型外延層的上表面及第二溝槽內(nèi)表面形成柵氧化層；在第二溝槽中的柵氧化層上沉積多晶硅層；形成溝槽型VDMOS的體區(qū)，源區(qū)，介電層及金屬層。有效提高了溝槽型VDMOS的擊穿電壓，同時使P型離子區(qū)不再橫向擴散，保證了溝槽型VDMOS的閾值電壓不變，使沉積多晶硅層的溝槽之間的間距不變，進而維持了元胞密度，保證了溝槽型VDMOS的驅(qū)動能力。附圖說明為了更清楚地說明本專利技術(shù)實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本專利技術(shù)的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為現(xiàn)有技術(shù)中溝槽型VDMOS的第一結(jié)構(gòu)示意圖；圖2為現(xiàn)有技術(shù)中溝槽型VDMOS的第二結(jié)構(gòu)示意圖；圖3為現(xiàn)有技術(shù)中溝槽型VDMOS的第三結(jié)構(gòu)示意圖；圖4為本專利技術(shù)溝槽型VDMOS制造方法實施例一的流程圖；圖5為本專利技術(shù)實施例一提供的溝槽型VDMOS制造方法中在N型外延層中的中間區(qū)域形成第一溝槽后的結(jié)構(gòu)示意圖；圖6為本專利技術(shù)實施例一提供的溝槽型VDMOS制造方法中采用選擇性外延生長工藝在第一溝槽中形成P型離子區(qū)后的結(jié)構(gòu)示意圖；圖7為本專利技術(shù)實施例一提供的溝槽型VDMOS制造方法中在N型外延層中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽后的結(jié)構(gòu)示意圖；圖8為本專利技術(shù)實施例一提供的溝槽型VDMOS制造方法中在N型外延層的上表面及第二溝槽內(nèi)表面形成柵氧化層后的結(jié)構(gòu)示意圖；圖9為本專利技術(shù)實施例一提供的溝槽型VDMOS制造方法中在第二溝槽中的柵氧化層上沉積多晶硅層后的結(jié)構(gòu)示意圖；圖10為本專利技術(shù)實施例一提供的溝槽型VDMOS制造方法中形成溝槽型VDMOS的體區(qū)，源區(qū)，介電層及金屬層的流程圖；圖11為本專利技術(shù)實施例一提供的溝槽型VDMOS制造方法中在溝槽型VDMOS的N型外延層中形成體區(qū)后的結(jié)構(gòu)示意圖；圖12為本專利技術(shù)實施例一提供的溝槽型VDMOS制造方法中在體區(qū)中第二溝槽的兩側(cè)區(qū)域形成源區(qū)后的結(jié)構(gòu)示意圖；圖13為本專利技術(shù)實施例一提供的溝槽型VDMOS制造方法中在源區(qū)的上方的柵氧化層上沉積介電層并去除柵氧化層后的結(jié)構(gòu)示意圖；圖14為本專利技術(shù)實施例一提供的溝槽型VDMOS制造方法中沉積溝槽型VDMOS的金屬層后的結(jié)構(gòu)示意圖；圖15為本專利技術(shù)溝槽型VDMOS制造方法實施例二的第一流程圖；圖16為本專利技術(shù)溝槽型VDMOS制造方法實施例二的第二流程圖；圖17為本專利技術(shù)實施例二提供的溝槽型VDMOS制造方法中在N型外延層上沉積硬掩膜層后的結(jié)構(gòu)示意圖；圖18為本專利技術(shù)實施例二提供的溝槽型VDMOS制造方法中在對硬掩膜層中的中間區(qū)域進行光刻、刻蝕，形成第一溝槽窗口區(qū)后的結(jié)構(gòu)示意圖；圖19為本專利技術(shù)實施例二提供的溝槽型VDMOS制造方法中對第一溝槽窗口區(qū)的下側(cè)區(qū)域進行刻蝕，在N型外延層中形成第一溝槽后的結(jié)構(gòu)示意圖；圖20為本專利技術(shù)溝槽型VDMOS制造方法實施例二的第三流程圖。附圖標記：1-N型襯底 2-N型外延層 3-硬掩膜層4-第一溝槽 5-P型外延 6-第二溝槽7-柵氧化層 8-多晶硅層 9-體區(qū)10-源區(qū) 11-介電層 12-正面金屬層13-背面金屬層 14-第一溝槽窗口區(qū) 15-P型離子注入?yún)^(qū)具體實施方式為使本專利技術(shù)實施例本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種溝槽型VDMOS制造方法，其特征在于，包括：在N型外延層中的中間區(qū)域形成第一溝槽；采用選擇性外延生長工藝在第一溝槽中形成P型離子區(qū)；在所述N型外延層中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽；在所述N型外延層的上表面及所述第二溝槽內(nèi)表面形成柵氧化層；在所述第二溝槽中的柵氧化層上沉積多晶硅層；形成所述溝槽型VDMOS的體區(qū)，源區(qū)，介電層及金屬層。

【技術(shù)特征摘要】
1.一種溝槽型VDMOS制造方法，其特征在于，包括：在N型外延層中的中間區(qū)域形成第一溝槽；采用選擇性外延生長工藝在第一溝槽中形成P型離子區(qū)；在所述N型外延層中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽；在所述N型外延層的上表面及所述第二溝槽內(nèi)表面形成柵氧化層；在所述第二溝槽中的柵氧化層上沉積多晶硅層；形成所述溝槽型VDMOS的體區(qū)，源區(qū)，介電層及金屬層。2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在N型外延層中的中間區(qū)域形成第一溝槽具體包括：在所述N型外延層上沉積硬掩膜層；對所述硬掩膜層中的中間區(qū)域進行光刻、刻蝕，形成第一溝槽窗口區(qū)；對所述第一溝槽窗口區(qū)的下側(cè)區(qū)域進行刻蝕，在所述N型外延層中形成第一溝槽。3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述在所述N型外延層中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽具體包括：在所述N型外延層上沉積硬掩膜層；對所述硬掩膜層中的所述P型離子區(qū)兩側(cè)的部分區(qū)域進行光...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：聞?wù)h，邱海亮，馬萬里，趙文魁，
申請(專利權(quán))人：北大方正集團有限公司，深圳方正微電子有限公司，
類型：發(fā)明
國別省市：北京;11