具有集成保護結構的結隔離阻斷電壓裝置及其形成方法制造方法及圖紙

本公開涉及具有集成保護結構的結隔離阻斷電壓裝置及其形成方法。提供了結隔離阻斷電壓裝置及其形成方法。在具體實施方式中，阻斷電壓裝置包括電連接至第一p阱的陽極終端、電連接至第一n阱的陰極終端、電連接至第二p阱的接地終端、以及用于隔離第一p阱和p型襯底的n型隔離層。第一p阱和第一n阱操作作為阻塞二極管。阻斷電壓裝置還包括與第一n阱中形成的P+區域、第一n阱、第一p阱和第一p阱中形成的N+區域相關的PNPN硅控整流器(SCR)。此外，阻斷電壓裝置還包括與第一p阱中形成的N+區域、第一p阱、n型隔離層、第二p阱以及第二p阱中形成的N+區域相關的NPNPN雙向SCR。

【技術實現步驟摘要】
本分案申請是2013年11月19日遞交的題為“具有集成保護結構的結隔離阻斷電壓裝置及其形成方法”的中國專利申請No.201310581244.9的分案申請。
本專利技術的實施例涉及電子系統，更具體地說涉及對集成電路(IC)的保護。
技術介紹
一些電子系統可能暴露至瞬間電事件，或者暴露至具有相對短持續時間、相對較快的改變電壓和高功率的電信號。例如，瞬間電事件可包括靜電放電(ESD)事件和/或電磁干擾(EMI)事件。瞬間電事件可能由于相對于較小面積的IC的過壓情況和/或高程度的功耗而損壞電子系統內的集成電路(IC)。高功耗可增大電路溫度，并導致大量問題，例如柵氧擊穿、結損壞、金屬損壞和/或表面電荷累計。而且，瞬間電事件可引起鎖定(換言之，低阻抗路徑的不利出現)，從而使得IC的功能混亂并且潛在地導致了對IC的永久損害。因此，需要提供一種具有針對這種瞬間電事件(例如在IC的上電和掉電的情況期間)的保護的IC。
技術實現思路
在一個實施例中，一種設備包括p型襯底，布置在p型襯底中的第一p型阱，布置在p型襯底中的與第一p型阱鄰接的第一n型阱，布置在p型襯底中的第二p型阱，以及處于第一p型阱、第一n型阱以及第二p型阱的至少一部分下方的n型隔離層。第一p型阱包括電連接至第一終端的至少一個p型有源區和至少一個n型有源區。此外，第一n型阱包括電連接至第二終端的至少一個p型有源區和至少一個n型有源區。而且，第二p型阱包括電連接至第三終端的至少一個p型有源區和至少一個n型有源區。第一p型阱和第一n型阱被配置成操作作為阻塞二極管。此外，第一n型阱的至少一個p型有源區、第一n型阱、第一p型阱以及第一p型阱的至少一個n型有源區被配置成操作作為PNPN硅控整流器。而且，第一p型阱的至少一個n型有源區、第一p型阱、n型隔離層、第二p型阱以及第二p型阱的至少一個n型有源區被配置成操作作為NPNPN雙向硅控整流器。在另一個實施例中，一種設備包括阻塞二極管、第一PNP雙極型晶體管、第一NPN雙極型晶體管、第二NPN雙極型晶體管以及雙向PNP雙極型晶體管。阻塞二極管包括電連接至第一終端的陽極以及電連接至第二終端的陰極。此外，第一PNP雙極型晶體管包括電連接至第二終端的發射極、基極以及集電極。而且，第一NPN雙極型晶體管包括電連接至第一終端的發射極、電連接至第一PNP雙極型晶體管的集電極的基極、以及電連接至第一PNP雙極型晶體管的基極的集電極。此外，第二NPN雙極型晶體管包括電連接至第三終端的發射極、基極以及集電極。而且，雙向PNP雙極型晶體管包括電連接至第二NPN雙極型晶體管的基極的發射極/集電極、電連接至第一NPN雙極型晶體管的基極的集電極/發射極、以及電連接至第一和第二NPN雙極型晶體管的集電極的基極。第一PNP雙極型晶體管和第一NPN雙極型晶體管被配置成操作作為PNPN硅控整流器。此外，第一NPN雙極型晶體管、雙向PNP雙極型晶體管和第二NPN雙極型晶體管被配置成操作作為NPNPN雙向硅控整流器。在另一個實施例中，提供了一種制造阻斷裝置的方法。所述方法包括：在p型襯底中形成第一p型阱，在第一p型阱中形成至少一個p型有源區和至少一個n型有源區，在p型襯底中形成與第一p型阱鄰接的第一n型阱，在第一n型阱中形成至少一個p型有源區和至少一個n型有源區，在p型襯底中形成第二p型阱，在第二p型阱中形成至少一個p型有源區和至少一個n型有源區，以及在第一p型阱、第一n型阱以及第二p型阱的至少一部分下方形成n型隔離層。第一p型阱和第一n型阱被配置成操作作為阻塞二極管。此外，(1)第一n型阱的(1)至少一個p型有源區、第一n型阱、第一p型阱以及第一p型阱的至少一個n型有源區被配置成操作作為PNPN硅控整流器。而且，第一p型阱的至少一個n型有源區、第一p型阱、n型隔離層、第二p型阱以及第二p型阱的至少一個n型有源區被配置成操作作為NPNPN雙向硅控整流器。附圖說明圖1是電子系統的一個示例的示意框圖。圖2是根據一個實施例的阻斷電壓電路的電路圖。圖3A是根據一個實施例的具有的集成保護結構的結隔離阻斷電壓裝置的俯視圖。圖3B是沿圖3A的線3B-3B截取的圖3A的結隔離阻斷電壓裝置的截面圖。圖3C是沿圖3A的線3C-3C截取的圖3B結隔離阻斷電壓裝置的注釋截面圖。圖4A-4H是結隔離阻斷電壓裝置的各種實施例的截面圖。圖5A是根據另一實施例的具有集成保護結構的結隔離阻斷電壓裝置的截面圖。圖5B是圖5A的結隔離阻斷電壓裝置的一部分的注釋截面圖。圖6A-6C是用于IC的接口電路的各種實施例的電路圖。圖7A-7D示出了用于結隔離阻斷電壓裝置的一個示例的傳輸線脈沖(TLP)實驗室數據的示圖。具體實施方式以下對具體實施例的詳細描述代表了本專利技術特定實施例的各種說明。但是，本專利技術可按照權利要求所限定和覆蓋的多種不同方式來實現。在說明書中，對附圖標記了參考標號，其中類似的參考標號表示相同或者功能類似的元素。本文使用的諸如“上”、“下”、“上方”等之類的術語指的是附圖所示定位的器件，并且應該進行相應的解釋。還應該理解的是，由于半導體器件(例如晶體管)內的區域是通過利用不同雜質對半導體材料的不同部分進行摻雜或使雜質的濃度不同來進行定義的，所以不同區域之間的具體物理邊界可能不會實際存在于完成的器件中，相反，區域可能從一個轉換成另一個。附圖所示的一些邊界具有這樣的類型，并且僅僅為了方便讀者而被圖示為突變結構。在上述實施例中，p型區域可包括p型半導體材料，例如硼，作為摻雜物。而且，n型區域可包括n型半導體材料，例如磷，作為摻雜物。技術人員將構想出上述區域中的摻雜物的各種濃度。結隔離阻斷電壓裝置的概覽為了有助于確保電子系統是可靠的，制造商可以在各種組織(例如，電子器件工程聯合委員會(JEDEC)、國際電工委員會(IEC)、汽車工程協會(AEC)以及國際標準化組織(ISO))設置的標準所描述的明確的應力條件下測試電子系統。標準可覆蓋前面討論的寬范圍的瞬間電事件，包括靜電釋放(ESD)事件和/或電磁干擾(EMI)事件。通過向IC的焊盤提供保護裝置而提高了電子電路可靠性。保護裝置通過在瞬態信號的電壓達到觸發電壓時從高阻狀態轉化至低阻狀態來將焊盤處的電壓電平保持在預定安全范圍內。據此，保護裝置可在瞬態信號的電壓達到可導致IC損壞的最常見原因之一的正或負失效電壓之前分流與瞬態信號相關的電流的至少一部分。需要在保護裝置激活之前向IC內的電路提供保護。例如，保護裝置可被優化成承受在與高電壓接口相關的焊盤之間出現的ESD和/或EMI應力條件，但是可具有有限的接通時間。如果沒有附加的保護，諸如阻塞二極管之類的具體接口電路可能被在保護裝置激活之前出現的瞬態應力條件損壞。由此，阻斷電壓裝置需要能夠比保護裝置更小且更快，而且包括集成保護結構，其提供了附加的釋放路徑以在保護裝置激活之前呈現出對應力條件的保護，從而保護阻斷電壓裝置和/或包括阻斷電壓裝置的接口電路以防止超出安全操作條件的過應力。在具體實施方式中，提供了包括集成保護結構的結隔離阻斷電壓裝置。阻斷電壓裝置布置在p型襯底中，并且包括電連接至第一p阱的陽極終端、電連接至第一n阱的陰極終端、電連接至第二p阱的接地終端、以及延伸至第一p阱、第一n阱本文檔來自技高網...

【技術保護點】
一種設備，包括：阻斷電壓結構，所述阻斷電壓結構包括：第一終端；第二終端，其中所述阻斷電壓結構被配置為在所述第二終端和所述第一終端之間提供電壓阻斷；第三終端；以及集成保護結構，所述集成保護結構包括：硅控整流器，所述硅控整流器電連接在所述第一終端和所述第二終端之間，其中所述硅控整流器被配置為當所述第二終端的電壓相對于所述第一終端的電壓增大時，保護所述阻斷電壓結構免受過壓；以及雙向硅控整流器，所述雙向硅控整流器電連接在所述第三終端和所述第二終端之間，其中所述雙向硅控整流器被配置為當所述第三終端的電壓相對于所述第二終端的所述電壓增大時，保護所述阻斷電壓結構免受過壓，以及其中所述雙向硅控整流器還被配置為當所述第二終端的所述電壓相對于所述第三終端的所述電壓增大時，保護所述阻斷電壓結構免受過壓。

【技術特征摘要】
2012.11.20 US 13/682,2841.一種設備，包括：阻斷電壓結構，所述阻斷電壓結構包括：第一終端；第二終端，其中所述阻斷電壓結構被配置為在所述第二終端和所述第一終端之間提供電壓阻斷；第三終端；以及集成保護結構，所述集成保護結構包括：硅控整流器，所述硅控整流器電連接在所述第一終端和所述第二終端之間，其中所述硅控整流器被配置為當所述第二終端的電壓相對于所述第一終端的電壓增大時，保護所述阻斷電壓結構免受過壓；以及雙向硅控整流器，所述雙向硅控整流器電連接在所述第三終端和所述第二終端之間，其中所述雙向硅控整流器被配置為當所述第三終端的電壓相對于所述第二終端的所述電壓增大時，保護所述阻斷電壓結構免受過壓，以及其中所述雙向硅控整流器還被配置為當所述第二終端的所述電壓相對于所述第三終端的所述電壓增大時，保護所述阻斷電壓結構免受過壓。2.根據權利要求1所述的設備，其中所述阻斷電壓結構包括阻斷電壓二極管。3.根據權利要求1所述的設備，還包括：電連接到所述第一終端的焊盤；接口控制電路；以及n型雙擴散金屬氧化物半導體(NDMOS)晶體管，包括電連接至第一電源的源極和體區、電連接至所述接口控制電路的輸出的柵極以及電連接至所述第二終端的漏極。4.根據權利要求1所述的設備，還包括：焊盤；接口控制電路；p型雙擴散金屬氧化物半導體(PDMOS)晶體管，包括電連接至第二終端的源極和體區、電連接至所述接口控制電路的輸出的柵極以及電連接至所述焊盤的漏極。5.根據權利要求1所述的設備，其中所述集成保護結構還包括：第一PNP雙極型晶體管，包括電連接至所述第二終端的發射極、基極以及集電極；第一NPN雙極型晶體管，包括電連接至所述第一終端的發射極、電連接至所述第一PNP雙極型晶體管的所述集電極的基極以及電連接至所述第一PNP雙極型晶體管的所述基極的集電極；第二NPN雙極型晶體管，包括電連接至所述第三終端的發射極、基極以及集電極；以及雙向PNP雙極型晶體管，包括電連接至所述第二NPN雙極型晶體管的基極的發射極/集電極、電連接至所述第一NPN雙極型晶體管的基極的集電極/發射極以及電連接至第一NPN雙極型晶體管和第二NPN雙極型晶體管的集電極的基極，其中所述第一PNP雙極型晶體管和所述第一NPN雙極型晶體管被配置成操作作為硅控整流器，以及其中所述第一NPN雙極型晶體管、所述雙向PNP雙極型晶體管和所述第二NPN雙極型晶體管被配置成操作作為雙向硅控整流器。6.根據權利要求1所述的設備，其中所述阻斷電壓結構還包括：第一p型阱，所述第一p型阱包括電連接至所述第一終端的至少一個p型有源區和至少一個n型有源區；第一n型阱，所述第一n型阱包括電連接至所述第二終端的至少一個p型有源區和至少一個n型有源區；以及第二p型阱，所述第二p型阱包括電連接至所述第三終端的至少一個p型有源區和至少一個n型有源區；以及處于所述第一p型阱、所述第一n型阱以及所述第二p型阱的至少一部分下方的n型隔離層。7.根據權利要求6所述的設備，其中所述第一n型阱的所述至少一個p型有源區、所述第一n型阱、所述第一p型阱以及所述第一p型阱的所述至少一個n型有源區被配置成操作作為硅控整流器，以及其中所述第一p型阱的所述至少一個n型有源區、所述第一p型阱、所述n型隔離層、所述第二p型阱和所述第二p型阱的所述至少一個n型有源區被配置成操作作為雙向硅控整流器。8.根據權利要求7所述的設備，其中所述阻斷電壓結構包括阻斷電壓二極管，其中所述第一p型阱和所述第一n型阱被配置成操作作為所述阻斷電壓二極管。9.根據權利要求6所述的設備，其中所述阻斷電壓結構布置在p型襯底中，其中所述第三終端被配置為當在所述第一終端和所述第二終端之間接收到靜電放電事件或電磁干擾事件時，收集注入到所述p型襯底的載流子。10.根據權利...

【專利技術屬性】
技術研發人員：D·J·克拉克，J·A·塞爾瑟多，B·B·莫阿尼，羅娟，S·穆奈尼，K·K·赫弗南，J·特沃米伊，S·D·赫弗南，G·P·考斯格拉維，
申請(專利權)人：美國亞德諾半導體公司，
類型：發明
國別省市：美國;US