具有嵌入式EFS3以及FINFET器件的結構制造技術

本發明專利技術實施例涉及具有FinFET器件和嵌入式閃存存儲器器件的集成芯片及其形成方法。在一些實施例中，集成芯片具有邏輯區和與邏輯區橫向隔開的存儲區。邏輯區具有從半導體襯底向外突出的多個第一半導體材料的鰭。柵電極布置在多個第一半導體材料的鰭上方。存儲區具有從半導體襯底向外延伸的多個第二半導體材料的鰭。嵌入式閃存存儲器單元布置在多個第二半導體材料的鰭上。由于產生的集成芯片結構包括FinFET器件以及嵌入式閃存存儲器器件二者，因此它提供良好性能。本發明專利技術實施例涉及具有嵌入式EFS3以及FINFET器件的結構。

【技術實現步驟摘要】

本專利技術實施例涉及具有嵌入式EFS3以及FINFET器件的結構。
技術介紹
閃存存儲器是可電擦除和重新編程的電子非易失性計算機存儲介質。它廣泛用于各種電子器件和設備(例如，消費性電子產品、汽車等)。閃存存儲器單元的常用類型包括堆疊式柵極存儲器單元和分裂-柵極存儲器單元。分裂-柵極存儲器單元具有若干優于堆疊式柵極存儲器單元的優點，例如更低的功率消耗、更高的注入效率、不易受短溝道效應影響以及更大的擦除免疫性。
技術實現思路
根據本專利技術的一些實施例，提供了一種集成芯片，包括：邏輯區，包括從半導體襯底向外突出的多個第一半導體材料的鰭；柵電極，橫跨所述多個第一半導體材料的鰭；嵌入式閃存存儲器區，沿著第一方向與所述邏輯區橫向隔開，并且包括從所述半導體襯底向外突出的多個第二半導體材料的鰭；以及多個嵌入式閃存存儲器單元，布置在所述多個第二半導體材料的鰭上。在上述集成芯片中，還包括：介電材料，布置在所述半導體襯底上方，并且橫向地位于所述多個第一半導體材料的鰭和所述多個第二半導體材料的鰭之間的位置。在上述集成芯片中，所述多個嵌入式閃存存儲器單元分別包括：浮置柵極，設置在所述多個第二半導體材料的鰭之一的上方；控制柵極，通過控制柵極電介質與所述浮置柵極垂直分離；選擇柵極，沿著所述控制柵極的第一側布置并且通過側壁介電層與所述控制柵極和所述浮置柵極分離；以及擦除柵極，沿著所述控制柵極的第二側布置并且通過所述側壁介電層與所述控制柵極和所述浮置柵極分離。在上述集成芯片中，還包括：柵極介電層，垂直布置在所述浮置柵極和所述多個第二半導體材料的鰭之一之間。在上述集成芯片中，所述浮置柵極具有側壁，所述側壁與所述多個第二半導體材料的鰭之一的側壁基本對齊。在上述集成芯片中，所述浮置柵極垂直地位于所述多個第一半導體材料的鰭的上表面的上面并且從所述多個第一半導體材料的鰭的上表面橫向偏移。在上述集成芯片中，所述控制柵極在所述第一方向上在多于一個的所述多個第二半導體材料的鰭上方延伸。在上述集成芯片中，還包括：硬掩模層，布置在所述柵電極上方并且具有與所述選擇柵極的上表面基本對齊的上表面。在上述集成芯片中，所述柵電極的上表面位于所述控制柵極的上表面之下。在上述集成芯片中，所述多個第一半導體材料的鰭的上表面與所述多個第二半導體材料的鰭的上表面垂直對齊。在上述集成芯片中，所述多個第一半導體材料的鰭在所述第一方向上具有第一寬度并且所述多個第二半導體材料的鰭在所述第一方向上具有大于所述第一寬度的第二寬度。在上述集成芯片中，所述多個第一半導體材料的鰭以第一節距布置在第一方向上并且所述多個第二半導體材料的鰭以大于所述第一節距的第二節距布置在所述第一方向上。根據本專利技術的另一些實施例，還提供了一種集成芯片，包括：多個第一半導體材料的鰭，從半導體襯底向外突出；柵電極，布置在所述多個第一半導體材料的鰭的側壁上方并且沿著所述多個第一半導體材料的鰭的側壁；多個第二半導體材料的鰭，從所述半導體襯底向外延伸，并且通過介電材料在第一方向上與所述多個第一半導體材料的鰭橫向分離；以及多個浮置柵極，通過柵極介電層與所述多個第二半導體材料的鰭垂直分離；控制柵極，通過控制柵極電介質與所述多個浮置柵極垂直分離；選擇柵極，通過側壁介電層沿著垂直于所述第一方向的第二方向與所述控制柵極的第一側分離；以及擦除柵極，通過所述側壁介電層沿著所述第二方向與所述控制柵極的第二側分離。在上述集成芯片中，所述多個浮置柵極具有側壁，所述側壁與所述多個第二半導體材料的鰭的側壁基本對齊。在上述集成芯片中，所述控制柵極在第一方向上在多于一個的所述多個第二半導體材料的鰭上方延伸。在上述集成芯片中，所述多個第一半導體材料的鰭在所述第一方向上具有第一寬度并且所述多個第二半導體材料的鰭在第一方向上具有大于所述第一寬度的第二寬度。在上述集成芯片中，所述多個第一半導體材料的鰭以第一節距布置在第一方向上并且所述多個第二半導體材料的鰭以大于所述第一節距的第二節距布置在所述第一方向上。在上述集成芯片中，所述多個第一半導體材料的鰭的上表面與所述多個第二半導體材料的鰭的上表面基本對齊。根據本專利技術的又一些實施例，還提供了一種形成集成芯片的方法，包括：將半導體襯底圖案化以同時形成從所述半導體襯底突出的多個第一半導體材料的鰭以及從所述半導體襯底突出的多個第二半導體材料的鰭，其中，所述多個第一半導體材料的鰭與所述多個第二半導體材料的鰭橫向分離；在所述多個第一半導體材料的鰭的側壁上方并且沿著所述多個第一半導體材料的鰭的側壁形成柵電極；以及在所述多個第二半導體材料的鰭上形成嵌入式閃存存儲器單元。在上述方法中，還包括：在所述多個第一半導體材料的鰭和所述多個第二半導體材料的鰭之間形成介電材料。附圖說明當結合附圖進行閱讀時，從以下詳細描述可最佳理解本專利技術的各方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。圖1A至圖1D示出具有FinFET器件和嵌入式閃存存儲器單元的集成芯片的一些實施例。圖2示出具有FinFET器件和嵌入式閃存存儲器單元的集成芯片的一些實施例的三維視圖。圖3A至圖3C示出具有FinFET器件和嵌入式閃存存儲器單元的集成芯片的一些額外的實施例。圖4示出形成具有FinFET器件和嵌入式閃存存儲器單元的集成芯片的方法的一些實施例的流程圖。圖5-24示出顯示形成具有FinFET器件和嵌入式閃存存儲器單元的集成芯片的方法的截面圖的一些實施例。具體實施方式以下公開內容提供了許多不同的實施例或實例以實現本專利技術的不同特征。下面將描述元件和布置的特定實例以簡化本專利技術。當然這些僅僅是實例并不旨在限定本專利技術。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括第一部件和第二部件以直接接觸方式形成的實施例，也可以包括額外的部件可以形成在第一和第二部件之間，使得第一部件和第二部件可以不直接接觸的實施例。此外，本專利技術可以在各實施例中重復參考標號和/或字符。這種重復僅是為了簡明和清楚，其自身并不表示所論述的各個實施例和/或配置之間的關系。而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作相應的解釋。在新興技術節點中，加工能力和基礎材料特征的限制使按比例縮小集成芯片組件越來越困難。因此，現代集成芯片包括許多部件，所述部件提供改進的性能而不使用傳統的按比例縮小的概念。例如，嵌入式存儲器(即，位于同一集成芯片管芯上作為邏輯功能的電子存儲器)在現代集成芯片中是常用的。通過在同一集成芯片管芯上設置邏輯功能作為存儲器功能，可降低互連距離，從而提高處理速度、寄生效應和其他方面的性能。與平面CMOS晶體管相比，FinFET(場效應晶體管)也提供了改進的性能。FinFET器件是具有導電溝道的三維結構，該三維結構包括在平面襯底之上突出的半導體材料的鰭作為三維結構。配置為控制導本文檔來自技高網...

【技術保護點】
一種集成芯片，包括：邏輯區，包括從半導體襯底向外突出的多個第一半導體材料的鰭；柵電極，橫跨所述多個第一半導體材料的鰭；嵌入式閃存存儲器區，沿著第一方向與所述邏輯區橫向隔開，并且包括從所述半導體襯底向外突出的多個第二半導體材料的鰭；以及多個嵌入式閃存存儲器單元，布置在所述多個第二半導體材料的鰭上。

【技術特征摘要】
2015.06.25 US 14/749,9701.一種集成芯片，包括：邏輯區，包括從半導體襯底向外突出的多個第一半導體材料的鰭；柵電極，橫跨所述多個第一半導體材料的鰭；嵌入式閃存存儲器區，沿著第一方向與所述邏輯區橫向隔開，并且包括從所述半導體襯底向外突出的多個第二半導體材料的鰭；以及多個嵌入式閃存存儲器單元，布置在所述多個第二半導體材料的鰭上。2.根據權利要求1所述的集成芯片，還包括：介電材料，布置在所述半導體襯底上方，并且橫向地位于所述多個第一半導體材料的鰭和所述多個第二半導體材料的鰭之間的位置。3.根據權利要求1所述的集成芯片，其中，所述多個嵌入式閃存存儲器單元分別包括：浮置柵極，設置在所述多個第二半導體材料的鰭之一的上方；控制柵極，通過控制柵極電介質與所述浮置柵極垂直分離；選擇柵極，沿著所述控制柵極的第一側布置并且通過側壁介電層與所述控制柵極和所述浮置柵極分離；以及擦除柵極，沿著所述控制柵極的第二側布置并且通過所述側壁介電層與所述控制柵極和所述浮置柵極分離。4.根據權利要求3所述的集成芯片，還包括：柵極介電層，垂直布置在所述浮置柵極和所述多個第二半導體材料的鰭之一之間。5.根據權利要求3所述的集成芯片，其中，所述浮置柵極具有側壁，所述側壁與所述多個第二半導體材料的鰭之一的側壁基本對齊。6.根據權利要求3所述的集成芯片，其中，所述浮置柵極垂直地位于所述多個第一半導體材料的...

【專利技術屬性】
技術研發人員：劉銘棋，吳常明，劉世昌，張宇行，曾元泰，
申請(專利權)人：臺灣積體電路制造股份有限公司，
類型：發明
國別省市：中國臺灣;71