晶體管及其制作方法技術

一種晶體管及其制作方法。所述方法包括：分別以位于柵極結構側壁的第一側壁層以及位于所述第一側壁層側壁的犧牲側壁層為掩膜，刻蝕半導體襯底，先后形成第一凸起部和第二凸起部，在所述第二凸起部側壁形成介質層；在所述半導體襯底上形成外延層，所述外延層的表面覆蓋第一凸起部的表面和第二凸起部的表面；第二凸起部兩側的外延層為源-漏區，所述介質層位于半導體襯底內源-漏區在溝道內易穿通的位置。本發明專利技術以位于半導體襯底內的介質層代替現有技術的Halo或Pocket結構，使源-漏區在溝道內易穿通的區域被完全隔離，在源-漏區離子注入后，保證器件電荷的遷移率不受影響的同時有效地抑制了因器件尺寸減小引起的源漏極穿通等短溝道效應。

【技術實現步驟摘要】

本專利技術涉及半導體領域，尤其涉及一種晶體管及其制作方法，特別是針對一種抑制晶體管短溝道效應的方法。
技術介紹
在半導體制造中，隨著超大規模集成電路的發展趨勢，集成電路集成密度越來越高，器件尺寸也越來越小。因此，器件溝道也相應地在變短，從而使溝道內耗盡區電荷與溝道總電荷的比例隨著變大，進而導致柵控能力下降，引起短溝道效應，而短溝道效應將造成閾值電壓降低，源-漏極穿通；另外，如果在較高漏電壓情況下會造成漏極感應勢壘降低，甚至會造成器件性能和可靠性退化，限制了器件尺寸的進一步縮小。目前，Halo(暈環)注入或Pocket(袋形)注入是現有技術中最常用的抑制短溝道效應的摻雜方法，該方法通過提高器件源漏極附近的局部摻雜濃度，防止源-漏極穿通，提高柵控能力，進而抑制短溝道效應。參考圖1，通過輕摻雜離子注入工藝形成輕摻雜區101后，對N型器件采用P型離子、對P型器件采用N型離子在源-漏區103附近的輕摻雜區101注入形成Halo或Pocket結構102。但是隨著器件尺寸的不斷減小，形成的Halo或Pocket結構102在改善短溝道效應的同時也會影響器件中電荷的遷移率，進而對器件性能產生一定的副作用。
技術實現思路
本專利技術解決的問題是提供一種晶體管及其制作方法，避免因器件尺寸變小引起的短溝道效應。為解決上述問題，本專利技術提供一種晶體管的制作方法。包括如下步驟：提供一半導體襯底，所述半導體襯底上已形成有柵極結構；在所述柵極結構側壁形成第一側壁層；以所述第一側壁層為掩膜刻蝕部分厚度的所述半導體襯底，使所述半導體襯底形成第一凸起部；在所述第一側壁層表面和第一凸起部側壁形成犧牲側壁層；以所述犧牲側壁層為掩膜刻蝕部分厚度的所述半導體襯底，使所述半導體襯底形成第二凸起部；在所述第二凸起部側壁形成介質層；去除所述犧牲側壁層，在所述半導體襯底上形成外延層，所述外延層的表面覆蓋所述第一凸起部的表面和第二凸起部的表面；向第一凸起部的半導體襯底內及第一凸起部兩側的外延層內進行第一離子注入工藝，形成輕摻雜區；在所述第一側壁層表面形成第二側壁層，且所述第二側壁層覆蓋輕摻雜區頂面；向第二凸起部兩側的外延層內進行第二離子注入工藝，形成源-漏區。可選的，形成所述介質層的工藝包括：在所述第二凸起部的側壁和所述半導體襯底表面形成介質層；以所述犧牲側壁層為硬掩膜層，刻蝕所述介質層以去除所述半導體襯底表面的介質層，保留第二凸起部側壁的介質層；去除所述犧牲側壁層。可選的，所述介質層的材料為氧化硅，形成所述介質層的工藝為熱氧化法。可選的，刻蝕所述介質層所采用的工藝為等離子體干法刻蝕法。可選的，所述介質層的厚度為至可選的，所述犧牲側壁層的材料為無定形碳，形成所述犧牲側壁層的工藝為等離子增強化學氣相沉積法。可選的，所述犧牲側壁層的厚度為至可選的，所述第一凸起部的高度為至可選的，所述第二凸起部的高度為至可選的，所述輕摻雜區和源-漏區可以為N型區或P型區。可選的，當所述輕摻雜區和源-漏區為N型區時，注入離子為P離子、As離子或Sb離子；當所述輕摻雜區和源-漏區為P型區時，注入離子為B離子或BF離子。可選的，所述N型輕摻雜區注入的離子能量為0.2Kev至10Kev，注入的離子劑量為2E14至3E15原子每平方厘米；所述N型源-漏區注入的離子能量為1Kev至10Kev，注入的離子劑量為1E14-5E15原子每平方厘米。可選的，所述P型輕摻雜區注入的離子能量為4Kev至50Kev，注入的離子劑量為6E12至6E13原子每平方厘米；所述P型源-漏區注入的離子能量為1Kev至10Kev，注入的離子劑量為1E14至5E15原子每平方厘米。可選的，在形成源-漏區后，需進行退火工藝以激活離子。本專利技術還提供一種晶體管結構，包括：半導體襯底；柵極結構，位于所述半導體襯底上；第一側壁層，位于所述柵極結構的側壁；第一凸起部，位于所述半導體襯底內；第二凸起部，位于所述半導體襯底內，且與所述第一凸起部呈階梯狀；介質層，位于所述第二凸起部側壁；外延層，覆蓋于所述第一凸起部的表面和第二凸起部的表面；第二側壁層，位于所述第一側壁層表面；輕摻雜區，位于所述第一凸起部的半導體襯底內以及第一凸起部兩側的外延層內；源-漏區，位于所述第二凸起部兩側的外延層內。與現有技術相比，本專利技術的技術方案具有以下優點：本專利技術的技術方案中，以犧牲側壁層為掩膜刻蝕半導體襯底形成第二凸起部，在第二凸起部側壁形成介質層后通過外延生長法形成與半導體襯底材料相同的外延層，所述外延層的表面覆蓋所述第一凸起部的表面和第二凸起部的表面，所述第一凸起部的半導體襯底以及第一凸起部兩側的外延層作為輕摻雜區，所述第二凸起部兩側的外延層作為源-漏區，且所述介質層位于半導體襯底內源-漏區在溝道內易穿通的區域位置，源-漏區離子注入后，使源-漏區在溝道內易穿通的區域被介質層完全隔離，從而避免了因器件尺寸減小引起的源漏極穿通等短溝道效應。附圖說明圖1是現有技術晶體管的結構示意圖；圖2至圖12是本專利技術實施例的晶體管制作方法各步驟對應結構示意圖。具體實施方式現有技術中為了抑制短溝道效應，通常采用Halo(暈環)注入或Pocket(袋形)注入的摻雜方法，但是隨著器件尺寸的不斷減小，形成的Halo或Pocket摻雜結構在改善短溝道效應的同時也會影響器件中電荷的遷移率，進而對器件電性能產生一定的副作用。本專利技術的專利技術人經過進一步研究驗證，為了抑制短溝道效應，則需要將源-漏區在溝道內易穿通的區域進行隔離。通過刻蝕半導體襯底，定義出源漏區，并在該區域靠近溝道位置的側壁上形成一層介質層，所述介質層作為后續源-漏區在溝道方向上的隔離層，然后在半導體襯底上形成與半導體襯底材料相同的外延層，經后續離子注入后作為器件的輕摻雜區和源-漏區，所述源-漏區由位于半導體襯底內的介質層進行隔離，從而避免因器件尺寸減小引起的源漏極穿通等短溝道效應。為使本專利技術的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本專利技術的具體實施例做詳細的說明。圖2至圖12是本專利技術實施例的晶體管制作方法各步驟對應結構示意圖。具體參考圖2，提供半導體襯底200，所述半導體襯底200含硅；所述半導體襯底200上已形成有柵極結構204和覆蓋所述柵極結構204的再氧化層203，所述柵極結構204包括柵極氧化層201和多晶硅層202；其中所述半導體襯底200內已形成淺溝槽隔離結構(未標注)和阱區(未標注)。本實施例中，所述半導體襯底200的材料為單晶硅，所述再氧化層203為氧化硅層。形成所述再氧化層203的工藝具體可以為：采用熱氧化法，以氧氣為反應氣體，在750℃至1100℃的工藝溫度下，通入的氧氣與多晶硅層202中的硅發生反應從而在所述在多晶硅層202表面形成一層氧化硅層以修補通過刻蝕工藝形成柵極結構204的過程中產生的損傷。所述再氧化層203的厚度為至(其中所述再氧化層203的厚度包括和)。參考圖3，在再氧化層203側壁形成第一側壁層205。本實施例中，形成第一側壁層205的工藝具體可以為：采用爐管生長法在半導體襯底200表面形成一膜層，所述膜層為氮化硅層，所述膜層覆蓋柵極結構204、再氧化層203、淺溝槽隔離結構和半導體襯底200表面。通過等離子體干法刻蝕工藝刻蝕所述再氧化層203頂面、淺槽隔離結構表面和半導體襯本文檔來自技高網...

【技術保護點】
一種晶體管的制作方法，其特征在于，包括：提供半導體襯底，所述半導體襯底上已形成有柵極結構；在所述柵極結構側壁形成第一側壁層；以所述第一側壁層為掩膜刻蝕部分厚度的所述半導體襯底，使所述半導體襯底形成第一凸起部；在所述第一側壁層表面和第一凸起部側壁形成犧牲側壁層；以所述犧牲側壁層為掩膜刻蝕部分厚度的所述半導體襯底，使所述半導體襯底形成第二凸起部；在所述第二凸起部側壁形成介質層；去除所述犧牲側壁層，在所述半導體襯底上形成外延層，所述外延層的表面覆蓋所述第一凸起部的表面和第二凸起部的表面；向所述第一凸起部的半導體襯底內及所述第一凸起部兩側的外延層內進行第一離子注入工藝，形成輕摻雜區；在所述第一側壁層表面形成第二側壁層，且所述第二側壁層覆蓋輕摻雜區頂面；向所述第二凸起部兩側的外延層內進行第二離子注入工藝，形成源?漏區。

【技術特征摘要】
1.一種晶體管的制作方法，其特征在于，包括：提供半導體襯底，所述半導體襯底上已形成有柵極結構；在所述柵極結構側壁形成第一側壁層；以所述第一側壁層為掩膜刻蝕部分厚度的所述半導體襯底，使所述半導體襯底形成第一凸起部；在所述第一側壁層表面和第一凸起部側壁形成犧牲側壁層；以所述犧牲側壁層為掩膜刻蝕部分厚度的所述半導體襯底，使所述半導體襯底形成第二凸起部；在所述第二凸起部側壁形成介質層；去除所述犧牲側壁層，在所述半導體襯底上形成外延層，所述外延層的表面覆蓋所述第一凸起部的表面和第二凸起部的表面；向所述第一凸起部的半導體襯底內及所述第一凸起部兩側的外延層內進行第一離子注入工藝，形成輕摻雜區；在所述第一側壁層表面形成第二側壁層，且所述第二側壁層覆蓋輕摻雜區頂面；向所述第二凸起部兩側的外延層內進行第二離子注入工藝，形成源-漏區。2.如權利要求1所述的晶體管的制作方法，其特征在于，形成所述介質層的工藝包括：在所述第二凸起部的側壁和所述半導體襯底表面形成介質層；以所述犧牲側壁層為硬掩膜層，刻蝕所述介質層以去除所述半導體襯底表面的介質層，保留所述第二凸起部側壁的介質層；去除所述犧牲側壁層。3.如權利要求2所述的晶體管的制作方法，其特征在于，所述介質層的材料為氧化硅，形成所述介質層的工藝為熱氧化法。4.如權利要求2所述的晶體管的制作方法，其特征在于，刻蝕所述介質層所采用的工藝為等離子體干法刻蝕法。5.如權利要求2所述的晶體管的制作方法，其特征在于，所述介質層的厚度為至6.如權利要求1所述的晶體管的制作方法，其特征在于，所述犧牲側壁層的材料為無定形碳，形成所述犧牲側壁層的工藝為等離子增強化學氣相沉積法。7.如權利要求1所述的晶體管的制作方法，其特征在于，所述犧牲側壁層的厚度為至8.如權利要求1所述的晶體...

【專利技術屬性】
技術研發人員：李敏，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發明
國別省市：上海;31