一種計(jì)算機(jī)自動(dòng)開關(guān)機(jī)測(cè)試裝置制造方法及圖紙

本發(fā)明專利技術(shù)涉及一種計(jì)算機(jī)自動(dòng)開關(guān)機(jī)測(cè)試裝置，包括一與待測(cè)計(jì)算機(jī)主板LPC總線接口相連接的LPC總線接口模塊；一與所述LPC總線接口模塊相連的FPGA控制模塊；一與所述FPGA控制模塊相連的顯示模塊；一與所述FPGA控制模塊相連的報(bào)警模塊；一與ATX電源PSON接口相連的斷電接口模塊，所述斷電接口模塊與所述FPGA控制模塊相連接。本發(fā)明專利技術(shù)可實(shí)現(xiàn)在最短的時(shí)間內(nèi)完成計(jì)算機(jī)開關(guān)機(jī)自測(cè)試工作，較大程度提高測(cè)試工作效率；能夠?qū)﹂_關(guān)機(jī)次數(shù)進(jìn)行統(tǒng)計(jì)和顯示，方便測(cè)試人員監(jiān)測(cè)實(shí)驗(yàn)進(jìn)程；能夠?qū)﹂_機(jī)失敗狀況進(jìn)行報(bào)警提示，便于及時(shí)通知測(cè)試人員。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)屬于計(jì)算機(jī)測(cè)試
，具體涉及一種計(jì)算機(jī)自動(dòng)開關(guān)機(jī)測(cè)試裝置。
技術(shù)介紹
在計(jì)算機(jī)設(shè)計(jì)和測(cè)試領(lǐng)域，為保證計(jì)算機(jī)產(chǎn)品的高可靠性和穩(wěn)定性，在產(chǎn)品的可靠性測(cè)試環(huán)節(jié)中經(jīng)常要求對(duì)主板進(jìn)行多次開關(guān)機(jī)測(cè)試以檢測(cè)計(jì)算機(jī)上電啟動(dòng)后是否能夠正常進(jìn)入操作系統(tǒng)，該種開關(guān)機(jī)測(cè)試的次數(shù)有可能達(dá)上千或上萬次，此種大量且重復(fù)性的工作十分需要一種可自動(dòng)執(zhí)行的測(cè)試裝置。現(xiàn)有的計(jì)算機(jī)開關(guān)機(jī)測(cè)試裝置采用了上電計(jì)時(shí)的方式，即在給計(jì)算機(jī)上電后開始計(jì)時(shí)，設(shè)計(jì)一個(gè)固定的延時(shí)時(shí)長(zhǎng)后再對(duì)計(jì)算機(jī)進(jìn)行斷電，令該延時(shí)時(shí)長(zhǎng)大于計(jì)算機(jī)正常開機(jī)時(shí)長(zhǎng)，以達(dá)到重復(fù)自動(dòng)開關(guān)機(jī)的目的，此類裝置雖然可實(shí)現(xiàn)計(jì)算機(jī)的自動(dòng)開關(guān)機(jī)檢測(cè)功能，但由于不同種類計(jì)算機(jī)主板的開機(jī)時(shí)長(zhǎng)并不確定，該延時(shí)時(shí)長(zhǎng)設(shè)置過小則不足以完成自動(dòng)開機(jī)，延時(shí)時(shí)長(zhǎng)設(shè)置過大又會(huì)消耗較長(zhǎng)的測(cè)試時(shí)間，不利于提高工作效率。因此，該類計(jì)算機(jī)開關(guān)機(jī)測(cè)試裝置在實(shí)際工程應(yīng)用中仍存在一定弊端。由于計(jì)算機(jī)上電啟動(dòng)過程中，進(jìn)入操作系統(tǒng)前BIOS（BasicInputOutputSystem，基本輸入輸出系統(tǒng)）會(huì)首先檢測(cè)各個(gè)硬件模塊是否存在且正常，并可以向LPC通訊總線送出BIOS代碼，該過程為計(jì)算機(jī)POST（PowerOnSelfTest,上電自檢）過程，在POST過程中，所有硬件模塊經(jīng)過順序檢測(cè)正常后至進(jìn)入操作系統(tǒng)前的最后一個(gè)代碼為16位字符“FF”，因此，該代碼可作為計(jì)算機(jī)自檢正常的標(biāo)志。另外，在常用的計(jì)算機(jī)ATX電源中均包含PSON控制信號(hào)，該信號(hào)為低時(shí)電源可輸出，該信號(hào)為高時(shí)電源不輸出。因此，利用計(jì)算機(jī)POST過程的特征代碼和ATX電源特性提出一種新的計(jì)算機(jī)自動(dòng)開關(guān)機(jī)測(cè)試裝置，成為可能。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)的目的在于解決上述的技術(shù)問題而提供一種基于FPGA和LPC總線的具備自動(dòng)開關(guān)機(jī)測(cè)試功能、開關(guān)機(jī)次數(shù)統(tǒng)計(jì)及顯示功能和開機(jī)失敗報(bào)警功能的計(jì)算機(jī)自動(dòng)開關(guān)機(jī)測(cè)試裝置，該裝置可利用計(jì)算機(jī)POST過程的特征代碼和ATX電源特性并通過FPGA的控制實(shí)現(xiàn)對(duì)計(jì)算機(jī)自動(dòng)開關(guān)機(jī)的測(cè)試。為實(shí)現(xiàn)上述目的，本專利技術(shù)采用如下技術(shù)方案：一種計(jì)算機(jī)自動(dòng)開關(guān)機(jī)測(cè)試裝置，包括：一個(gè)LPC總線接口模塊，用于與被測(cè)主板的LPC總線接口相連接，接收由被測(cè)主板發(fā)出的POST代碼數(shù)據(jù)；一個(gè)顯示模塊，用于被測(cè)主板開關(guān)機(jī)次數(shù)的顯示；一個(gè)報(bào)警模塊，用于被測(cè)主板開機(jī)失敗時(shí)報(bào)警提示；一個(gè)斷電接口模塊，用于與ATX電源的PSON接口相連，在被測(cè)主板正常開機(jī)后斷開被測(cè)主板的ATX電源，使被測(cè)主板關(guān)機(jī)；一個(gè)FPGA控制模塊，分別與所述LPC總線接口模塊、顯示模塊、報(bào)警模塊、斷電接口模塊電連接；用于被測(cè)主板正常開機(jī)信息檢測(cè)，從LPC總線上讀取POST代碼數(shù)據(jù)，通過識(shí)別POST代碼數(shù)據(jù)判斷被測(cè)主板是否正常開機(jī)；對(duì)正常開機(jī)次數(shù)統(tǒng)計(jì)并將開機(jī)次數(shù)通過顯示模塊顯示；在被測(cè)主板正常開機(jī)后控制所述斷電接口模塊斷開被測(cè)主板的ATX電源，使被測(cè)主板關(guān)機(jī)；判斷出被測(cè)主板無法正常開機(jī)時(shí)向控制報(bào)警模塊進(jìn)行報(bào)警。所述LPC總線接口模塊包括一個(gè)LPC總線連接器CN1。所述顯示模塊包含兩個(gè)LED數(shù)碼管，所述報(bào)警模塊包含一個(gè)蜂鳴器。所述斷電接口模塊包括一個(gè)驅(qū)動(dòng)單元、與所述驅(qū)動(dòng)單元電連接的一個(gè)接口單元，該驅(qū)動(dòng)單元包含一個(gè)用于實(shí)現(xiàn)電路的開關(guān)驅(qū)動(dòng)的MOSFET場(chǎng)效應(yīng)管，所述接口單元包括一個(gè)實(shí)現(xiàn)與ATX供電電源的連接和對(duì)ATX電源上電和斷電的控制的兩引腳連接器CN2。所述FPGA控制模塊包括正常開機(jī)信息檢測(cè)單元、開機(jī)次數(shù)統(tǒng)計(jì)及顯示控制單元、報(bào)警控制單元和斷電控制單元；所述正常開機(jī)信息檢測(cè)單元的輸入端與所述LPC總線接口模塊連接，所述正常開機(jī)信息檢測(cè)單元的輸出端與所述報(bào)警控制單元、開機(jī)次數(shù)統(tǒng)計(jì)及顯示控制單元相連接，所述開機(jī)次數(shù)統(tǒng)計(jì)及顯示控制單元的輸出端與斷電控制單元相連接，所述報(bào)警控制單元與所述報(bào)警模塊相連接，所述斷電控制單元與所述斷電接口模塊相連接，所述開機(jī)次數(shù)統(tǒng)計(jì)及顯示控制單元與所述顯示模塊相連接。本專利技術(shù)裝置可實(shí)現(xiàn)在最短的時(shí)間內(nèi)完成計(jì)算機(jī)開關(guān)機(jī)自測(cè)試工作，較大程度提高測(cè)試工作效率；本專利技術(shù)裝置能夠?qū)﹂_關(guān)機(jī)次數(shù)進(jìn)行統(tǒng)計(jì)和顯示，方便測(cè)試人員監(jiān)測(cè)實(shí)驗(yàn)進(jìn)程；本專利技術(shù)裝置能夠?qū)﹂_機(jī)失敗狀況進(jìn)行報(bào)警提示，便于及時(shí)通知測(cè)試人員，本專利技術(shù)可以在最短的時(shí)間內(nèi)最準(zhǔn)確地完成固定次數(shù)的開關(guān)機(jī)自測(cè)試工作，在計(jì)算機(jī)測(cè)試領(lǐng)域具有重要意義。附圖說明圖1出示了本專利技術(shù)的計(jì)算機(jī)自動(dòng)開關(guān)機(jī)測(cè)試裝置的原理示意圖；圖2出示了本專利技術(shù)的又一計(jì)算機(jī)自動(dòng)開關(guān)機(jī)測(cè)試裝置的結(jié)構(gòu)原理圖。具體實(shí)施方式下面，結(jié)合實(shí)例對(duì)本專利技術(shù)的實(shí)質(zhì)性特點(diǎn)和優(yōu)勢(shì)作進(jìn)一步的說明，但本專利技術(shù)并不局限于所列的實(shí)施例。參見圖1-2所示，一種計(jì)算機(jī)自動(dòng)開關(guān)機(jī)測(cè)試裝置,包括：一個(gè)LPC總線接口模塊，用于與被測(cè)主板的LPC總線接口相連接，接收由被測(cè)主板發(fā)出的POST代碼數(shù)據(jù)；一個(gè)顯示模塊，用于被測(cè)主板開關(guān)機(jī)次數(shù)的顯示；一個(gè)報(bào)警模塊，用于在被測(cè)主板開機(jī)失敗時(shí)報(bào)警提示；一個(gè)斷電接口模塊，用于與ATX電源的PSON接口相連，在被測(cè)主板正常開機(jī)后斷開被測(cè)主板的ATX電源，使被測(cè)主板關(guān)機(jī)；一個(gè)FPGA控制模塊，分別與所述LPC總線接口模塊、顯示模塊、報(bào)警模塊、斷電接口模塊電連接，用于LPC總線上POST代碼數(shù)據(jù)的讀取，通過識(shí)別POST代碼數(shù)據(jù)判斷被測(cè)主板是否已正常開機(jī)；對(duì)正常開機(jī)次數(shù)進(jìn)行統(tǒng)計(jì)，并將開機(jī)次數(shù)通過顯示模塊顯示；在被測(cè)主板正常開機(jī)后，控制所述斷電接口模塊斷開被測(cè)主板的ATX電源，使被測(cè)主板關(guān)機(jī)；判斷出無法正常開機(jī)時(shí)向控制報(bào)警模塊發(fā)送報(bào)警。具體實(shí)現(xiàn)上，所述LPC總線接口模塊包含一個(gè)LPC總線連接器CN1，用于實(shí)現(xiàn)被測(cè)計(jì)算機(jī)主板與該計(jì)算機(jī)自動(dòng)開關(guān)機(jī)測(cè)試裝置的LPC總線連接。具體的，所述LPC總線接口模塊中的LPC總線連接器CN1通過排線與被測(cè)計(jì)算機(jī)主板相連，用于接收由被測(cè)主板發(fā)出的POST代碼數(shù)據(jù)。作為一個(gè)實(shí)施例，本專利技術(shù)中，所述顯示模塊包含兩個(gè)LED數(shù)碼管，以顯示正常開機(jī)次數(shù)。所述報(bào)警模塊包含一個(gè)蜂鳴器及其供電電路。作為一個(gè)實(shí)施例，本專利技術(shù)中，所述斷電接口模塊包括相連接的一個(gè)驅(qū)動(dòng)單元和一個(gè)接口單元，該驅(qū)動(dòng)單元包含一個(gè)用于實(shí)現(xiàn)電路的開關(guān)驅(qū)動(dòng)的MOSFET場(chǎng)效應(yīng)管，所述接口單元包括一個(gè)實(shí)現(xiàn)與ATX供電電源的連接和對(duì)ATX電源上電和斷電的控制的兩引腳連接器CN2。作為一個(gè)實(shí)施例，本專利技術(shù)中，所述FPGA控制模塊包括正常開機(jī)信息檢測(cè)單元、開機(jī)次數(shù)統(tǒng)計(jì)及顯示控制單元、報(bào)警控制單元和斷電控制單元；所述正常開機(jī)信息檢測(cè)單元的輸入端與所述LPC總線接口模塊連接，所述正常開機(jī)信息檢測(cè)單元的輸出端與所述報(bào)警控制單元、開機(jī)次數(shù)統(tǒng)計(jì)及顯示控制單元相連接，所述開機(jī)次數(shù)統(tǒng)計(jì)及顯示控制單元的輸出端與斷電控制單元相連接；所述報(bào)警控制單元與所述報(bào)警模塊相連接，所述斷電控制單元與所述斷電接口模塊相連接，所述開機(jī)次數(shù)統(tǒng)計(jì)及顯示控制單元與所述顯示模塊相連接。其中，所述正常開機(jī)信息檢測(cè)單元，用于完成LPC總線上的POST代碼數(shù)據(jù)接收，判斷該P(yáng)OST代碼數(shù)據(jù)是否為正常開機(jī)特征代碼“FF”，若是則向開機(jī)次數(shù)統(tǒng)計(jì)及顯示控制單元輸出高電平信號(hào)，進(jìn)行開機(jī)次數(shù)統(tǒng)計(jì)并通過顯示模塊顯示開機(jī)次數(shù)，并向斷電控制單元輸出高電平信號(hào)，控制斷電接口模塊斷開ATX電源，若不是則向報(bào)警控制單元輸出高電平信號(hào)，控制報(bào)警模塊進(jìn)行報(bào)警；其中，所述開機(jī)次數(shù)統(tǒng)計(jì)及顯示控制單元，用于完成對(duì)正常開機(jī)信息檢本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種計(jì)算機(jī)自動(dòng)開關(guān)機(jī)測(cè)試裝置，其特征在于，包括：一個(gè)LPC總線接口模塊，用于與被測(cè)主板的LPC總線接口相連接，接收由被測(cè)主板發(fā)出的POST代碼數(shù)據(jù)；一個(gè)顯示模塊，用于被測(cè)主板開關(guān)機(jī)次數(shù)的顯示；一個(gè)報(bào)警模塊，用于被測(cè)主板開機(jī)失敗時(shí)報(bào)警提示；一個(gè)斷電接口模塊，用于與ATX電源的PSON接口相連，在被測(cè)主板正常開機(jī)后斷開被測(cè)主板的ATX電源，使被測(cè)主板關(guān)機(jī)；一個(gè)FPGA控制模塊，分別與所述LPC總線接口模塊、顯示模塊、報(bào)警模塊、斷電接口模塊電連接；用于被測(cè)主板正常開機(jī)信息檢測(cè)，從LPC總線上讀取POST代碼數(shù)據(jù)，通過識(shí)別POST代碼數(shù)據(jù)判斷被測(cè)主板是否正常開機(jī)；對(duì)正常開機(jī)次數(shù)統(tǒng)計(jì)并將開機(jī)次數(shù)通過顯示模塊顯示；在被測(cè)主板正常開機(jī)后控制所述斷電接口模塊斷開被測(cè)主板的ATX電源，使被測(cè)主板關(guān)機(jī)；判斷出被測(cè)主板無法正常開機(jī)時(shí)向控制報(bào)警模塊進(jìn)行報(bào)警。

【技術(shù)特征摘要】
1.一種計(jì)算機(jī)自動(dòng)開關(guān)機(jī)測(cè)試裝置，其特征在于，包括：一個(gè)LPC總線接口模塊，用于與被測(cè)主板的LPC總線接口相連接，接收由被測(cè)主板發(fā)出的POST代碼數(shù)據(jù)；一個(gè)顯示模塊，用于被測(cè)主板開關(guān)機(jī)次數(shù)的顯示；一個(gè)報(bào)警模塊，用于被測(cè)主板開機(jī)失敗時(shí)報(bào)警提示；一個(gè)斷電接口模塊，用于與ATX電源的PSON接口相連，在被測(cè)主板正常開機(jī)后斷開被測(cè)主板的ATX電源，使被測(cè)主板關(guān)機(jī)；一個(gè)FPGA控制模塊，分別與所述LPC總線接口模塊、顯示模塊、報(bào)警模塊、斷電接口模塊電連接；用于被測(cè)主板正常開機(jī)信息檢測(cè)，從LPC總線上讀取POST代碼數(shù)據(jù)，通過識(shí)別POST代碼數(shù)據(jù)判斷被測(cè)主板是否正常開機(jī)；對(duì)正常開機(jī)次數(shù)統(tǒng)計(jì)并將開機(jī)次數(shù)通過顯示模塊顯示；在被測(cè)主板正常開機(jī)后控制所述斷電接口模塊斷開被測(cè)主板的ATX電源，使被測(cè)主板關(guān)機(jī)；判斷出被測(cè)主板無法正常開機(jī)時(shí)向控制報(bào)警模塊進(jìn)行報(bào)警。2.根據(jù)權(quán)利要求1所述計(jì)算機(jī)自動(dòng)開關(guān)機(jī)測(cè)試裝置，其特征在于，所述LPC總線接口模塊包括一個(gè)LPC總線連接器CN1。3.根據(jù)權(quán)利要求1所述計(jì)算機(jī)自動(dòng)...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：周苗苗，鄭雍，
申請(qǐng)(專利權(quán))人：天津市英貝特航天科技有限公司，
類型：發(fā)明
國別省市：天津;12