一種具有N?/P+/P+型三維結構的半導體晶圓制造技術

一種具有N?/P+/P+型三維結構的半導體晶圓，涉及一種半導體晶圓，在半導體晶圓上設有連接層和導通層，連接層和導通層設置在半導體晶圓的任意面上，半導體晶圓是導電型號為N型的高阻區，即N?區，連接層是導電型號為P型的高濃度區，即P+區，陣列狀分布的連接體一端植入半導體晶圓內部，另一端在半導體晶圓的底面通過導通層互相連接；導通層是導電型號為P型的高濃度區，即P+區，在半導體晶圓背面的導通層上設置有保護層；本實用新型專利技術實用性強，使用起來比較簡單，控制方案嚴密、協調、效果好、設計巧妙，易于實施，在節能的同時也極大的方便了客戶的需求，同時也極大的提高半導體性能。

【技術實現步驟摘要】

本技術涉及一種半導體晶圓，尤其是涉及一種具有N-/P+/P+型三維結構的半導體晶圓。
技術介紹
公知的，用于半導體芯片制造的晶圓材料主要是單晶外延片和單晶拋光片，外延片是在單晶拋光片也就是襯底層上生長一層外延層，襯底層主要起支撐作用，外延層用于制造半導體芯片，高電壓半導體芯片需要更厚的外延層厚度，隨著外延層厚度的增加，不僅成本大幅度提高，其缺陷密度也隨之增加，不能滿足新型高壓大功率半導體芯片制造的需要，并且襯底層對半導體芯片性能也有限制作用。以硅為代表的半導體材料具有硬而脆的特性，單晶外延片和單晶拋光片都必須有一定的厚度以增加其強度，在半導體芯片制造過程中都須要經過減薄過程，以移除多余的厚度，這樣就造成該過程不僅成本高而且工藝難度大。隨著節能降耗要求越來越高，對半導體器件的電壓和功耗要求也越來越高，半導體器件的工作電壓要求逐步提升到6500V甚至更高，而基于外延片制造的半導體器件電壓一般不超過1700V，外延片的局限性表現明顯，受限于傳統半導體晶圓材料的固有特性，半導體器件功耗的瓶頸不能得到有效的大幅度的降低；另外，功率半導體制造逐漸走進高集成度的亞微米CMOS時代，但是，基于目前主流半導體晶圓材料，亞微米CMOS制作工藝與新型高壓大功率器件所必需的三維“深PN結”結構從根本上無法兼容，成為高性能功率半導體持續發展的關鍵瓶頸。
技術實現思路
為了克服
技術介紹
中的不足，本技術公開了一種具有N-/P+/P+型三維結構的半導體晶圓，本技術通過在半導體晶圓上設有連接層和導通層，以替代單晶外延片和單晶原片從而提高半導體性能的目的。為了實現所述技術目的，本技術采用如下技術方案：一種具有N-/P+/P+型三維結構的半導體晶圓，包括半導體晶圓、連接層、導通層和保護層，導通層上設有保護層，在半導體晶圓上設有連接層和導通層，連接層和導通層設置在半導體晶圓的任意面上。所述半導體晶圓為圓柱型結構。所述連接層至少為一層，連接層設置在半導體晶圓的底面或側面上。所述連接層由若干根連接體構成，每根連接體的一端插入到半導體晶圓內，每根連接體的另一端與半導體晶圓的底面相平齊。所述連接體為棱柱型、圓柱型、圓型或橢圓型結構，連接體在半導體晶圓內呈陣列結構進行排列。所述導通層設置在半導體晶圓的任一底面上。所述保護層設置在導通層的外側面上。由于采用了上述技術方案，本技術具有如下有益效果：本技術所述的一種具有N-/P+/P+型三維結構的半導體晶圓，包括半導體晶圓、連接層、導通層和保護層，通過在半導體晶圓上設有連接層和導通層，以替代單晶外延片和單晶原片從而提高半導體性能的目的；1、在半導體晶圓上形成了承擔高電壓的三維“深結”結構即連接層，解決了功率半導體芯片亞微米CMOS工藝和“深PN結”結構的工藝矛盾，可以簡化功率半導體芯片的制造流程并降低其制造難度；2、有效提高半導體芯片的電流密度，基于本技術的半導體芯片比傳統半導體芯片功耗可降低30%以上；3、降低半導體晶圓高阻區的缺陷密度，大幅降低半導體芯片的漏電流，基于本技術的半導體芯片比傳統半導體芯片漏電流可降低1-2個數量級；4、提高功率半導體的二次擊穿耐量，基于本技術的半導體芯片比傳統半導體芯片提高二次擊穿耐量50%以上，從根本上提高器件的抗燒毀能力；5、由于連接層的作用，可大幅度降低半導體晶圓“超薄”要求，解決了基于傳統半導體晶圓背面金屬化時的超薄片加工技術難題；6、三維結構可以大幅度減少半導體晶圓熱應力，半導體晶圓更平坦且具有韌性，在半導體芯片制造過程中不易碎裂。7、三維半導體晶圓各項參數可控性好，電阻率在0.5-2000Ω.cm范圍內可選，電阻率偏差可控制在±5%以內，面內電阻率不均勻性可控制在6%以內；總厚度在150-2000μm范圍內可選；半導體晶圓高阻區厚度在10-1000μm范圍內可定制，半導體晶圓高阻區厚度偏差可控制在±2.5μm以內。8、基于本技術制造的半導體器件，可以實現6500V、7200V、8500V及更高的工作電壓，即可以用于制造工作電壓從幾個伏特到上萬伏特的各類半導體器件。本技術實用性強，使用起來比較簡單，控制方案嚴密、協調、效果好、設計巧妙，易于實施，在極大的提高半導體性能的同時也極大的方便了客戶的使用。【附圖說明】圖1為本技術的立體結構拆分示意圖；圖2為本技術的N-/P+/P+型三維半導體晶圓立體結構拆分示意圖；圖中：1、半導體晶圓；2、連接體；3、導通層；4、保護層。【具體實施方式】通過下面的實施例可以詳細的解釋本技術，公開本技術的目的旨在保護本技術范圍內的一切技術改進。結合附圖1所述的一種具有N-/P+/P+型三維結構的半導體晶圓，包括半導體晶圓1、連接層、導通層3和保護層4，導通層3上設有保護層4，在半導體晶圓1上設有連接層和導通層3，連接層2和導通層3設置在半導體晶圓1的任意面上；所述半導體晶圓1為圓柱型結構；所述連接層至少為一層，連接層設置在半導體晶圓1的底面或側面上；所述連接層由若干根連接體2構成，每根連接體2的一端插入到半導體晶圓1內，每根連接體2的另一端與半導體晶圓1的底面相平齊；所述連接體2為棱柱型、圓柱型、圓型或橢圓型結構，連接體2在半導體晶圓1內呈陣列結構進行排列；所述導通層3設置在半導體晶圓1的任一底面上；所述保護層4設置在導通層3的外側面上。本技術所述的一種具有N-/P+/P+型三維結構的半導體晶圓，根據不同功率半導體的種類，本專利技術專利中具有三維結構的半導體晶圓1、連接層、導通層3部分的導電類型可分別選定為N型或P型，其中半導體晶圓1的任一底面可以根據芯片的要求進行制造；結合附圖2，實施例2，N-/P+/P+型三維半導體晶圓半導體晶圓1是導電型號為N型的高阻區，即N-區，連接層是導電型號為P型的高濃度區，即P+區，陣列狀分布的連接體2一端植入半導體晶圓1內部，另一端在半導體晶圓1的底面通過導通層3互相連接；導通層3是導電型號為P型的高濃度區，即P+區，在半導體晶圓1背面的導通層3上設置有保護層4，此類三維半導體晶圓主要適用于IGBT的制造，采用三維半導體晶圓制造IGBT芯片時，減少了傳統IGBT芯片制造工藝中背面金屬化前的繁瑣的晶圓減薄與P+注入等工藝流程，IGBT芯片的制造流程與VDMOS芯片完全一致，這樣IGBT芯片的制造得以簡化、優化且容易實現，即擁有VDMOS芯片生產能力的產線就可以生產IGBT芯片，這既可以減少IGBT專用生產線的資金投入，也能提高芯片的成品率，更加有利于IGBT的發展與應用普及。本技術未詳述部分為現有技術，盡管結合優選實施方案具體展示和介紹了本技術，具體實現該技術方案方法和途徑很多，以上所述僅是本技術的優選實施方式，但所屬領域的技術人員應該明白，在不脫離所附權利要求書所限定的本技術的精神和范圍內，在形式上和細節上可以對本技術做出各種變化，均為本技術的保護范圍。本文檔來自技高網...

【技術保護點】
一種具有N?/P+/P+型三維結構的半導體晶圓，包括半導體晶圓、連接層、導通層和保護層，導通層上設有保護層，其特征是：在半導體晶圓上設有連接層和導通層，連接層和導通層設置在半導體晶圓的任意面上，半導體晶圓是導電型號為N型的高阻區，即N?區，連接層是導電型號為P型的高濃度區，即P+區，陣列狀分布的連接體一端植入半導體晶圓內部，另一端在半導體晶圓的底面通過導通層互相連接；導通層是導電型號為P型的高濃度區，即P+區，在半導體晶圓背面的導通層上設置有保護層。

【技術特征摘要】
1.一種具有N-/P+/P+型三維結構的半導體晶圓，包括半導體晶圓、連接層、導通層和保護層，導通層上設有保護層，其特征是：在半導體晶圓上設有連接層和導通層，連接層和導通層設置在半導體晶圓的任意面上，半導體晶圓是導電型號為N型的高阻區，即N-區，連接層是導電型號為P型的高濃度區，即P+區，陣列狀分布的連接體一端植入半導體晶圓內部，另一端在半導體晶圓的底面通過導通層互相連接；導通層是導電型號為P型的高濃度區，即P+區，在半導體晶圓背面的導通層上設置有保護層。2.根據權利要求1所述的一種具有N-/P+/P+型三維結構的半導體晶圓，其特征是：所述半導體晶圓為圓柱型結構。3.根據權利要求1所述的一種具有N-/P+/P+型三維結構的半導體晶圓，其特征是：所述連接...

【專利技術屬性】
技術研發人員：王俊，鄧建偉，沈征，
申請(專利權)人：洛陽鴻泰半導體有限公司，
類型：新型
國別省市：河南;41