基于磁阻式隨機(jī)存取存儲(chǔ)器的編程電壓的物理不可克隆函數(shù)制造技術(shù)

一個(gè)特征涉及一種實(shí)施物理不可克隆函數(shù)的方法。所述方法包含將磁阻式隨機(jī)存取存儲(chǔ)器MRAM單元的陣列初始化到第一邏輯狀態(tài)，其中所述MRAM單元中的每一者具有大于第一電壓且小于第二電壓的隨機(jī)轉(zhuǎn)變電壓。所述轉(zhuǎn)變電壓表示致使所述MRAM單元從所述第一邏輯狀態(tài)轉(zhuǎn)變到第二邏輯狀態(tài)的電壓電平。所述方法進(jìn)一步包含將編程信號(hào)電壓施加到所述陣列中的所述MRAM單元中的每一者以致使所述陣列中的所述MRAM單元的至少一部分隨機(jī)地將狀態(tài)從所述第一邏輯狀態(tài)改變到所述第二邏輯狀態(tài)，其中所述編程信號(hào)電壓大于所述第一電壓且小于所述第二電壓。

Physical non cloning function of programming voltage based on magnetoresistive random access memory

A feature relates to a method for the implementation of physically non cloning functions. The method includes an array initialization magnetoresistive random access memory MRAM unit to the first logic state, wherein each of the MRAM units has random transition voltage greater than the first voltage and the voltage is less than second. The transition voltage represents a voltage level that causes the MRAM unit to shift from the first logic state to the second logic state. The method further includes programming signal voltage supplied to each of the MRAM unit is added to the array in that the MRAM unit in the array at least a portion of the random state will change from the first logic state to the second state logic programming, wherein the signal voltage is greater than the first voltage and the voltage is less than second.

【技術(shù)實(shí)現(xiàn)步驟摘要】
【國(guó)外來華專利技術(shù)】?jī)?yōu)先權(quán)要求本專利申請(qǐng)案主張2013年9月9日提交的專利技術(shù)名稱為“基于磁阻式隨機(jī)存取存儲(chǔ)器的編程電壓的物理不可克隆函數(shù)(PHYSICALLYUNCLONABLEFUNCTIONBASEDONPROGRAMMINGVOLTAGEOFMAGNETORESISTIVERANDOM-ACCESSMEMORY)”的第61/875,566號(hào)美國(guó)臨時(shí)專利申請(qǐng)案以及2013年11月5日提交的專利技術(shù)名稱為“基于磁阻式隨機(jī)存取存儲(chǔ)器的編程電壓的物理不可克隆函數(shù)(PHYSICALLYUNCLONABLEFUNCTIONBASEDONPROGRAMMINGVOLTAGEOFMAGNETORESISTIVERANDOM-ACCESSMEMORY)”的第14/072,537號(hào)美國(guó)非臨時(shí)專利申請(qǐng)案的優(yōu)先權(quán)，這些申請(qǐng)案的全部揭示內(nèi)容特此以引用的方式明確并入本文中。
各個(gè)特征涉及物理不可克隆函數(shù)(PUF)，且具體來說涉及基于磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元的陣列的編程電壓的PUF。
技術(shù)介紹
片上PUF是采用集成電路(IC)內(nèi)部的制造工藝變化的芯片唯一的詢問-響應(yīng)機(jī)構(gòu)。當(dāng)向PUF施加物理刺激(即，詢問)時(shí)，PUF由于刺激與采用PUF的裝置的物理微觀結(jié)構(gòu)的復(fù)雜交互而以不可預(yù)測(cè)的但可重復(fù)的方式產(chǎn)生響應(yīng)。此準(zhǔn)確微觀結(jié)構(gòu)取決于在采用PUF的裝置的制造期間引入的不可預(yù)測(cè)的物理因素。PUF的“不可克隆性”意指采用PUF的每個(gè)裝置具有將詢問映射到響應(yīng)的唯一的且不可預(yù)測(cè)的方式，即使一個(gè)裝置以與另一表面相同裝置相同的過程制造。因此，以與另一裝置的PUF相同的詢問-響應(yīng)行為構(gòu)造PUF幾乎是不可行的，因?yàn)閷?duì)制造工藝的準(zhǔn)確控制是不可行的。MRAM是與常規(guī)RAM不同的非易失性隨機(jī)存取存儲(chǔ)器，其替代地將數(shù)據(jù)作為電子自旋而不是電荷存儲(chǔ)在磁性存儲(chǔ)元件內(nèi)。圖1說明形成現(xiàn)有技術(shù)中存在的MRAM電路單元的一部分的磁性存儲(chǔ)元件100的簡(jiǎn)化示意圖。參考圖1，磁性存儲(chǔ)元件100包含通過非常薄的絕緣層106分隔開的第一鐵磁層102及第二鐵磁層104。磁性層102、104各自保持具有特定方向極性的磁場(chǎng)。也稱為“釘扎參考層”的第二磁性層104可為具有固定的磁極性(如通過實(shí)線箭頭所展示)的永磁體。也稱為“自由層”的第一磁性層102的磁極性不固定且可通過外部磁場(chǎng)(圖中未展示)改變。舉例來說，如通過虛線箭頭所指示，第一磁性層102的磁極性可與第二磁性層104的磁極性平行或反平行定向。薄絕緣層106由將兩個(gè)磁性層102、104分隔開的非常薄的絕緣材料制成。薄絕緣層106也稱為“隧穿層”，因?yàn)樗鼋^緣層106太薄，使得盡管隧穿層106是絕緣體，電子也可流過(即，遂穿過)其在兩個(gè)磁性層102、104之間的厚度。如果第一磁性層102的極性經(jīng)定向，使得其平行于第二磁性層104，那么層102、104之間的電阻相對(duì)較低(即，低電阻狀態(tài))。此狀態(tài)可視為表示數(shù)據(jù)位“0”狀態(tài)(邏輯狀態(tài)“0”)。相比之下，如果第一磁性層102的極性經(jīng)定向，使得其反平行于第二磁性層104，那么層102、104之間的電阻相對(duì)較高(即，高電阻狀態(tài))。此狀態(tài)可視為表示數(shù)據(jù)位“1”狀態(tài)(邏輯狀態(tài)“1”)。圖2說明現(xiàn)有技術(shù)中存在的MRAM電路單元200。耦合到磁性存儲(chǔ)元件100的晶體管202控制電流流過存儲(chǔ)元件100。如果晶體管202接通，那么電流如通過向下虛線箭頭所指示流過磁性存儲(chǔ)元件100。取決于磁性存儲(chǔ)元件100的電阻狀態(tài)(即，邏輯狀態(tài))，電流將相對(duì)較高或相對(duì)較低。因此，可通過接通晶體管202及測(cè)量穿過讀取線204的電流而從MRAM電路單元200讀取數(shù)據(jù)。相對(duì)較高的電流意指磁性存儲(chǔ)元件的電阻狀態(tài)低且因此存儲(chǔ)“0”位。相對(duì)較低的電流意指磁性存儲(chǔ)元件的電阻狀態(tài)高且因此存儲(chǔ)“1”位。參考圖1及2，可通過改變第一磁性層102的極性而將數(shù)據(jù)寫入單元200(即，可改變邏輯狀態(tài))。編程信號(hào)206(例如，寫入線信號(hào))將致使第一磁性層102的極性改變方向的電壓/電流供應(yīng)到磁性存儲(chǔ)元件100，并且由此所存儲(chǔ)的數(shù)據(jù)位從“0”改變到“1”或從“1”改變到“0”。編程信號(hào)206的電壓(本文中還稱為“編程信號(hào)電壓VPS”)必須超過磁性存儲(chǔ)元件100的轉(zhuǎn)變電壓VT，以便發(fā)生數(shù)據(jù)位轉(zhuǎn)變。需要實(shí)施基于MRAM單元的PUF的方法及設(shè)備。此類基于MRAM的PUF可提供用于唯一地識(shí)別例如集成電路等電子裝置的安全裝置，及/或提供用于密碼安全算法的安全加密密鑰。
技術(shù)實(shí)現(xiàn)思路
一個(gè)特征提供實(shí)施物理不可克隆函數(shù)(PUF)的方法。所述方法包括將磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元的陣列初始化到第一邏輯狀態(tài)，其中所述MRAM單元中的每一者具有大于第一電壓V1且小于第二電壓V2的隨機(jī)轉(zhuǎn)變電壓VT，所述轉(zhuǎn)變電壓VT表示致使所述MRAM單元從所述第一邏輯狀態(tài)轉(zhuǎn)變到第二邏輯狀態(tài)的電壓電平；及將編程信號(hào)電壓VPS施加到所述陣列中的所述MRAM單元中的每一者以致使所述陣列中的所述MRAM單元的至少一部分隨機(jī)地將狀態(tài)從所述第一邏輯狀態(tài)改變到所述第二邏輯狀態(tài)，其中所述編程信號(hào)電壓VPS大于所述第一電壓V1且小于所述第二電壓V2。根據(jù)一個(gè)方面，所述方法進(jìn)一步包括向MRAM單元陣列發(fā)送詢問，所述詢問讀取所述陣列中的選定MRAM單元的邏輯狀態(tài)；及從所述MRAM單元陣列中獲得對(duì)所述詢問的響應(yīng)，所述響應(yīng)包含所述陣列中的所述選定MRAM單元的所述邏輯狀態(tài)。根據(jù)另一方面，編程信號(hào)電壓VPS約等于第三電壓V3，所述第三電壓對(duì)應(yīng)于致使約一半MRAM單元將邏輯狀態(tài)從第一邏輯狀態(tài)改變到第二邏輯狀態(tài)的電壓電平。根據(jù)一個(gè)方面，在施加編程信號(hào)電壓VPS之后，將陣列中的MRAM單元的邏輯狀態(tài)存儲(chǔ)在安全存儲(chǔ)器中。根據(jù)另一方面，在施加編程信號(hào)電壓VPS之后，陣列中的MRAM單元的邏輯狀態(tài)充當(dāng)唯一地識(shí)別電子裝置的加密密鑰。根據(jù)又另一方面，第二電壓V2小于陣列中的MRAM單元中的任一者的擊穿電壓，其中所述擊穿電壓是MRAM單元的隧穿絕緣體層擊穿時(shí)所處的電壓。根據(jù)一個(gè)方面，詢問包含MRAM單元地址信息，并且響應(yīng)包含對(duì)應(yīng)于所述MRAM單元地址信息的MRAM單元的數(shù)據(jù)位信息。根據(jù)另一方面，在施加編程信號(hào)電壓VPS之后，陣列中的MRAM單元的邏輯狀態(tài)由密碼安全算法利用。根據(jù)又另一方面，第一電壓V1小于MRAM單元陣列中的每個(gè)MRAM單元的轉(zhuǎn)變電壓VT，并且第二電壓V2大于所述MRAM單元陣列中的每個(gè)MRAM單元的所述轉(zhuǎn)變電壓VT。另一特征提供用于實(shí)施物理不可克隆函數(shù)(PUF)的設(shè)備。所述設(shè)備包括磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元的陣列，其各自具本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種實(shí)施物理不可克隆函數(shù)PUF的方法，所述方法包括：將磁阻式隨機(jī)存取存儲(chǔ)器MRAM單元的陣列初始化到第一邏輯狀態(tài)，所述MRAM單元中的每一者具有大于第一電壓V1且小于第二電壓V2的隨機(jī)轉(zhuǎn)變電壓VT，所述轉(zhuǎn)變電壓VT表示致使所述MRAM單元從所述第一邏輯狀態(tài)轉(zhuǎn)變到第二邏輯狀態(tài)的電壓電平；及將編程信號(hào)電壓VPS施加到所述陣列中的所述MRAM單元中的每一者以致使所述陣列中的所述MRAM單元的至少一部分隨機(jī)地將狀態(tài)從所述第一邏輯狀態(tài)改變到所述第二邏輯狀態(tài)，所述編程信號(hào)電壓VPS大于所述第一電壓V1且小于所述第二電壓V2。

【技術(shù)特征摘要】
【國(guó)外來華專利技術(shù)】2013.09.09 US 61/875,566;2013.11.05 US 14/072,5371.一種實(shí)施物理不可克隆函數(shù)PUF的方法，所述方法包括：
將磁阻式隨機(jī)存取存儲(chǔ)器MRAM單元的陣列初始化到第一邏輯狀態(tài)，所述
MRAM單元中的每一者具有大于第一電壓V1且小于第二電壓V2的隨機(jī)轉(zhuǎn)變電壓
VT，所述轉(zhuǎn)變電壓VT表示致使所述MRAM單元從所述第一邏輯狀態(tài)轉(zhuǎn)變到第二邏
輯狀態(tài)的電壓電平；及
將編程信號(hào)電壓VPS施加到所述陣列中的所述MRAM單元中的每一者以致使所
述陣列中的所述MRAM單元的至少一部分隨機(jī)地將狀態(tài)從所述第一邏輯狀態(tài)改變
到所述第二邏輯狀態(tài)，所述編程信號(hào)電壓VPS大于所述第一電壓V1且小于所述第
二電壓V2。
2.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括：
向所述MRAM單元陣列發(fā)送詢問，所述詢問讀取所述陣列中的選定MRAM單
元的邏輯狀態(tài)；及
從所述MRAM單元陣列中獲得對(duì)所述詢問的響應(yīng)，所述響應(yīng)包含所述陣列中的
所述選定MRAM單元的所述邏輯狀態(tài)。
3.根據(jù)權(quán)利要求1所述的方法，其中所述編程信號(hào)電壓VPS約等于第三電壓V3，所述
第三電壓對(duì)應(yīng)于致使約一半所述MRAM單元將邏輯狀態(tài)從所述第一邏輯狀態(tài)改變
到所述第二邏輯狀態(tài)的電壓電平。
4.根據(jù)權(quán)利要求1所述的方法，其中在施加所述編程信號(hào)電壓VPS之后，將所述陣列
中的所述MRAM單元的所述邏輯狀態(tài)存儲(chǔ)在安全存儲(chǔ)器中。
5.根據(jù)權(quán)利要求1所述的方法，其中在施加所述編程信號(hào)電壓VPS之后，所述陣列中
的所述MRAM單元的所述邏輯狀態(tài)充當(dāng)唯一地識(shí)別電子裝置的加密密鑰。
6.根據(jù)權(quán)利要求1所述的方法，其中所述第二電壓V2小于所述陣列中的所述MRAM
單元中的任一者的擊穿電壓，所述擊穿電壓是所述MRAM單元的隧穿絕緣體層擊
穿時(shí)所處的電壓。
7.根據(jù)權(quán)利要求1所述的方法，其中所述詢問包含MRAM單元地址信息，并且所述
響應(yīng)包含對(duì)應(yīng)于所述MRAM單元地址信息的MRAM單元的數(shù)據(jù)位信息。
8.根據(jù)權(quán)利要求1所述的方法，其中在施加所述編程信號(hào)電壓VPS之后，所述陣列中
的所述MRAM單元的所述邏輯狀態(tài)由密碼安全算法利用。
9.根據(jù)權(quán)利要求1所述的方法，其中所述第一電壓V1小于所述MRAM單元陣列中的
每個(gè)MRAM單元的所述轉(zhuǎn)變電壓VT，并且所述第二電壓V2大于所述MRAM單元
陣列中的每個(gè)MRAM單元的所述轉(zhuǎn)變電壓VT。
10.一種用于實(shí)施物理不可克隆函數(shù)PUF的設(shè)備，所述設(shè)備包括：
磁阻式隨機(jī)存取存儲(chǔ)器MRAM單元的陣列，其各自具有大于第一電壓V1且小于
第二電壓V2的隨機(jī)轉(zhuǎn)變電壓VT，所述轉(zhuǎn)變電壓VT表示致使所述MRAM單元從第
一邏輯狀態(tài)轉(zhuǎn)變到第二邏輯狀態(tài)的電壓電平；及
處理電路，其以通信方式耦合到所述陣列，所述處理電路經(jīng)配置以
將MRAM單元的所述陣列初始化到所述第一邏輯狀態(tài)，及
將編程信號(hào)電壓VPS施加到所述陣列中的所述MRAM單元中的每一者以致使
所述陣列中的所述MRAM單元的至少一部分隨機(jī)地將狀態(tài)從所述第一邏輯狀態(tài)
改變到所述第二邏輯狀態(tài)，所述編程信號(hào)電壓VPS大于所述第一電壓V1且小于
所述第二電壓V2。
11.根據(jù)權(quán)利要求10所述的設(shè)備，其中所述處理電路進(jìn)一步經(jīng)配置以：
向所述MRAM單元陣列發(fā)送詢問，所述詢問讀取所述陣列中的選定MRAM單
元的邏輯狀態(tài)；及
從所述MRAM單元陣列中獲得對(duì)所述詢問的響應(yīng)，所述響應(yīng)包含所述陣列中的
所述選定MRAM單元的所述邏輯狀態(tài)。
12.根據(jù)權(quán)利要求10所述的設(shè)備，其中所述編程信號(hào)電壓VPS約等于第三電壓V3，所
述第三電壓對(duì)應(yīng)于致使約一半所述MRAM單元將邏輯狀態(tài)從所述第一邏輯狀態(tài)改
變到所述第二邏輯狀態(tài)的電壓電平。
13.根據(jù)權(quán)利要求10所述的設(shè)備，其中在施加所述編程信號(hào)電壓VPS之后，將所述陣
列中的所述MRAM單元的所述邏輯狀態(tài)存儲(chǔ)在安全存儲(chǔ)器中。
14.根據(jù)權(quán)利要求10所述的設(shè)備，其中在施加所述編程信號(hào)電壓VPS之后，所述陣列
中的所述MRAM單元的所述邏輯狀態(tài)充當(dāng)唯一地識(shí)別電子裝置的加密密鑰。
15.根據(jù)權(quán)利要求10所述的設(shè)備，其中所述第二電壓V2小于所述陣列中的所述MRAM
單元中的任一者的擊穿...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：朱曉春，史蒂文·M·米倫多夫，郭旭，戴維·M·雅各布森，李康浩，升·H·康，馬修·邁克爾·諾瓦克，
申請(qǐng)(專利權(quán))人：高通股份有限公司，
類型：發(fā)明
國(guó)別省市：美國(guó);US