• 
    <ul id="o6k0g"></ul>
    <ul id="o6k0g"></ul>

    一種4K拼接處理器及4K拼接顯示系統技術方案

    技術編號:14557833 閱讀:193 留言:0更新日期:2017-02-05 12:16
    本發明專利技術實施例公開一種4K拼接處理器及4K拼接顯示系統。該4K拼接處理器包括用于處理4K分辨率信號的驅動電路,所述驅動電路包括FPGA芯片U5,TVS陣列芯片U10、U11、U12、U13,DP信號線連接器CN9、CN10;U5的型號為Spartan-6,U10、U11、U12和U13的型號均為RClamp0524P,CN9通過U10、U11與U5連接,CN10通過U12、U13與U5連接;U5通過CN9接收輸入的4K分辨率信號,對所述4K分辨率信號進行處理,通過CN10輸出處理后的4K分辨率信號,實現4K分辨率信號環通。本發明專利技術實施例的技術方案解決4K拼接顯示系統設備復雜的問題。

    4K splicing processor and 4K splicing display system

    The embodiment of the invention discloses a 4K splicing processor and a 4K splicing display system. The 4K splicing processor includes a driving circuit for processing the resolution of the 4K signal, the driving circuit comprises a FPGA chip U5, TVS chip U10, U11, U12 array, U13, DP, CN9, CN10 signal line connector; U5 type Spartan-6, U10, U11, U12 and U13 models are RClamp0524P, CN9 by U10 U11, CN10 and U5 connection, through U12, U13 and U5 connections; U5 receiver 4K resolution input signal through CN9, and processing the signal through the 4K resolution 4K resolution, CN10 signal output after processing, the realization of 4K resolution signal ring. The technical scheme of the embodiment of the invention solves the problem of complex equipment of the 4K splicing display system.

    【技術實現步驟摘要】

    本專利技術涉及拼接顯示
    ,尤其涉及一種4K拼接處理器及4K拼接顯示系統
    技術介紹
    目前大屏幕液晶拼接顯示系統在各行業已得到廣泛應用。從最早的廣電,到城市應急指揮中心、公安110、交警指揮中心,再到電力監控、金融、水利、鐵路等行業監控以及社區、公共場所、工廠生產監控等,都可以看到大屏幕液晶拼接顯示系統的身影。隨著拼接顯示技術的飛速發展,從最開始的分辨率為1366×768的標清顯示,到現在的大多數分辨率為1920×1080,即1080P的高清顯示,用戶對大屏幕拼接顯示分辨率的要求越來越高,希望能達到高清晰、高畫質、高還原性的畫面效果。現有的拼接顯示系統一般由拼接顯示單元,單屏拼接圖像處理器,視頻分配器,高清晰度多媒體接口(HighDefinitionMultimediaInterface,HDMI)矩陣或圖像拼接處理器組成。構成系統的設備比較多,并且只要是其中的一個出現問題,則會影響到整個拼接顯示系統的正常運行。
    技術實現思路
    有鑒于此,本專利技術實施例提供一種4K拼接處理器及4K拼接顯示系統,以解決4K拼接顯示系統設備復雜的問題。本專利技術實施例采用以下技術方案:第一方面,本專利技術實施例提供一種4K拼接處理器,包括用于處理4K分辨率信號的驅動電路,驅動電路包括現場可編程門陣列(FieldProgrammableGateArray,FPGA)芯片U5,瞬態電壓抑制器(TransientVoltageSuppressor,TVS)陣列芯片U10、U11、U12、U13,顯示接口(DisplayPort,DP)信號線連接器CN9、CN10,電阻R50、R52、R54、R55、R56、R58、R59、R60、R61、R62,電容C83、C89、C90、C93、C95、C96、C97、C98、C99、C101、C113、C114、C115、C116、C117、C118、C119、C121、C122、C123;U5的型號為Spartan-6,U10、U11、U12和U13的型號均為RClamp0524P,CN9和CN10均為24pin;U5的J2腳通過C89與U10的10腳連接,U5的J1腳通過C83與U10的9腳連接,U5的K2腳通過C90與U10的7腳連接,U5的K1腳通過C93與U10的6腳連接,U5的L2腳通過C95與U11的10腳連接,U5的L1腳通過C96與U11的9腳連接,U5的M2腳通過C97與U11的7腳連接,U5的M1腳通過C98與U11的6腳連接,U10的1、2、4、5腳分別對應與CN9的12、10、9、7腳連接,U11的1、2、4、5腳分別對應與CN9的6、4、3、1腳連接,U5的H2腳通過C99與CN9的15腳連接,U5的H1腳通過C101與CN9的17腳連接,U5的F3腳通過R50與CN9的18腳連接,U5的F4腳通過R52與CN9的15腳連接,U5的H3腳通過R54與CN9的17腳連接,U5的G24腳通過R61與CN10的18腳連接,U5的G25腳通過C113與CN10的17腳連接,U5的G26腳通過C114與CN10的15腳連接,U5的F25腳通過C115與U12的1腳連接,U5的F26腳通過C116與U12的2腳連接,U5的E25腳通過C117與U12的4腳連接,U5的E26腳通過C118與U12的5腳連接,U5的D25腳通過C119與U13的1腳連接,U5的D26腳通過C121與U13的2腳連接,U5的C25腳通過C122與U13的4腳連接,U5的C26腳通過C123與U13的5腳連接,U12的10、9、7、6腳分別對應與CN10的12、10、9、7腳連接,U13的10、9、7、6腳分別對應與CN10的6、4、3、1腳連接,CN9的13、14腳和CN10的13、14腳與網絡接口連接,CN9、CN10的20腳與電源輸出端連接,CN9的15腳通過R58與電源輸出端連接,CN9的18腳通過R59與電源輸出端連接,CN10的17腳通過R56與電源輸出端連接,CN9的17腳通過R62與參考地連接,CN10的15腳通過R55與參考地連接,CN10的18腳通過R60與參考地連接,CN9、CN10的其它腳均與參考地連接;U5通過CN9接收輸入的4K分辨率信號、對所述4K分辨率信號進行處理、通過CN10輸出處理后的4K分辨率信號,實現4K分辨率信號環通。第二方面,本專利技術實施例還提供一種4K拼接顯示系統,包括上述4K拼接處理器和液晶拼接顯示屏;4K拼接處理器和液晶拼接顯示屏的個數均為N,N為大于等于2的整數,N個4K拼接處理器與N個液晶拼接顯示屏一一對應地連接,N個4K拼接處理器通過DP信號線依次串行連接。綜上所述,本專利技術實施例的技術方案包括用于處理4K分辨率信號的驅動電路,驅動電路包括FPGA芯片U5,TVS陣列芯片U10、U11、U12、U13,DP信號線連接器CN9、CN10;U5的型號為Spartan-6,U10、U11、U12和U13的型號均為RClamp0524P,CN9通過U10、U11與U5連接,CN10通過U12、U13與U5連接;U5通過CN9接收輸入的4K分辨率信號、對所述4K分辨率信號進行處理、通過CN10輸出處理后的4K分辨率信號,實現4K分辨率信號環通。4K拼接處理器通過DP信號線連接器CN9、CN10,實現4K分辨率信號環通,節省信號分配器等設備,降低了4K拼接顯示系統的復雜度。附圖說明圖1a是本專利技術實施例一提供的驅動電路的FPGA芯片部分管腳連接示意圖。圖1b是本專利技術實施例一提供的驅動電路的DP輸入端連接示意圖。圖1c是本專利技術實施例一提供的驅動電路的DP輸出端連接示意圖。圖1d是本專利技術實施例一提供的電壓轉換電路的電路示意圖。圖2是本專利技術實施例二提供的一種4K拼接顯示系統的結構示意圖。具體實施方式下面結合附圖,對本專利技術具體實施例作詳細的描述。可以理解的是,此處所描述的具體實施例僅用于解釋本專利技術,而非對本專利技術的限定。另外,為了便于描述,附圖中僅示出了與本專利技術相關的部分而非全部內容。實施例一如圖1a至圖1d所示,本專利技術實施例提供一種4K拼接處理器,包括用于處理4K分辨率信號的驅動電路,驅動電路包括FPGA芯片U5,TVS陣列芯片U10、U11、U12、U13,DP信號線連接器CN9、CN10,電阻R50、R52、R54、R55、R56、R58、R59、R60、R61、R62,電容C83、C89、C90、C93、C95、C96、C97本文檔來自技高網...

    【技術保護點】
    一種4K拼接處理器,其特征在于,包括用于處理4K分辨率信號的驅動電路,所述驅動電路包括FPGA芯片U5,TVS陣列芯片U10、U11、U12、U13,DP信號線連接器CN9、CN10,電阻R50、R52、R54、R55、R56、R58、R59、R60、R61、R62,電容C83、C89、C90、C93、C95、C96、C97、C98、C99、C101、C113、C114、C115、C116、C117、C118、C119、C121、C122、C123;U5的型號為Spartan?6,U10、U11、U12和U13的型號均為RClamp0524P,CN9和CN10均為24pin;U5的J2腳通過C89與U10的10腳連接,U5的J1腳通過C83與U10的9腳連接,U5的K2腳通過C90與U10的7腳連接,U5的K1腳通過C93與U10的6腳連接,U5的L2腳通過C95與U11的10腳連接,U5的L1腳通過C96與U11的9腳連接,U5的M2腳通過C97與U11的7腳連接,U5的M1腳通過C98與U11的6腳連接,U10的1、2、4、5腳分別對應與CN9的12、10、9、7腳連接,U11的1、2、4、5腳分別對應與CN9的6、4、3、1腳連接,U5的H2腳通過C99與CN9的15腳連接,U5的H1腳通過C101與CN9的17腳連接,U5的F3腳通過R50與CN9的18腳連接,U5的F4腳通過R52與CN9的15腳連接,U5的H3腳通過R54與CN9的17腳連接,U5的G24腳通過R61與CN10的18腳連接,U5的G25腳通過C113與CN10的17腳連接,U5的G26腳通過C114與CN10的15腳連接,U5的F25腳通過C115與U12的1腳連接,U5的F26腳通過C116與U12的2腳連接,U5的E25腳通過C117與U12的4腳連接,U5的E26腳通過C118與U12的5腳連接,U5的D25腳通過C119與U13的1腳連接,U5的D26腳通過C121與U13的2腳連接,U5的C25腳通過C122與U13的4腳連接,U5的C26腳通過C123與U13的5腳連接,U12的10、9、7、6腳分別對應與CN10的12、10、9、7腳連接,U13的10、9、7、6腳分別對應與CN10的6、4、3、1腳連接,CN9的13、14腳和CN10的13、14腳與網絡接口連接,CN9、CN10的20腳與電源輸出端連接,CN9的15腳通過R58與電源輸出端連接,CN9的18腳通過R59與電源輸出端連接,CN10的17腳通過R56與電源輸出端連接,CN9的17腳通過R62與參考地連接,CN10的15腳通過R55與參考地連接,CN10的18腳通過R60與參考地連接,CN9、CN10的其它腳均與參考地連接;U5通過CN9接收輸入的4K分辨率信號、對所述4K分辨率信號進行處理、通過CN10輸出處理后的4K分辨率信號,實現4K分辨率信號環通。...

    【技術特征摘要】
    1.一種4K拼接處理器,其特征在于,包括用于處理4K分辨率信號的驅
    動電路,所述驅動電路包括FPGA芯片U5,TVS陣列芯片U10、U11、U12、
    U13,DP信號線連接器CN9、CN10,電阻R50、R52、R54、R55、R56、R58、
    R59、R60、R61、R62,電容C83、C89、C90、C93、C95、C96、C97、C98、
    C99、C101、C113、C114、C115、C116、C117、C118、C119、C121、C122、
    C123;U5的型號為Spartan-6,U10、U11、U12和U13的型號均為RClamp0524P,
    CN9和CN10均為24pin;
    U5的J2腳通過C89與U10的10腳連接,U5的J1腳通過C83與U10的
    9腳連接,U5的K2腳通過C90與U10的7腳連接,U5的K1腳通過C93與
    U10的6腳連接,U5的L2腳通過C95與U11的10腳連接,U5的L1腳通過
    C96與U11的9腳連接,U5的M2腳通過C97與U11的7腳連接,U5的M1
    腳通過C98與U11的6腳連接,U10的1、2、4、5腳分別對應與CN9的12、
    10、9、7腳連接,U11的1、2、4、5腳分別對應與CN9的6、4、3、1腳連接,
    U5的H2腳通過C99與CN9的15腳連接,U5的H1腳通過C101與CN9的
    17腳連接,U5的F3腳通過R50與CN9的18腳連接,U5的F4腳通過R52與
    CN9的15腳連接,U5的H3腳通過R54與CN9的17腳連接,U5的G24腳通
    過R61與CN10的18腳連接,U5的G25腳通過C113與CN10的17腳連接,
    U5的G26腳通過C114與CN10的15腳連接,U5的F25腳通過C115與U12
    的1腳連接,U5的F26腳通過C116與U12的2腳連接,U5的E25腳通過C117
    與U12的4腳連接,U5的E26腳通過C118與U12的5腳連接,U5的D25腳
    通過C119與U13的1腳連接,U5的D26腳通過C121與U13的2腳連接,U5
    的C25腳通過C122與U13的4腳連接,U5的C26腳通過C123與U13的5腳

    \t連接,U12的10、9、7、6腳分別對應與CN10的12、10、9、7腳連接,U13
    的10、9、7、6腳分別對應與CN10的6、4、3、1腳連接,CN9的13、14腳
    和CN10的13、14腳與網絡接口連接,CN9、CN10的20腳與電源輸出端連接,
    CN9的15腳通過R58與電源輸出端連接,CN9的18腳通過R59與電源輸出端
    連接,CN10的17腳通過R56與電源輸出端連接,CN9的17腳通過R62與參
    考地連接,CN10的15腳通過R55與參考地連接,CN10的18腳通過R60與參
    考地連接,CN9、CN10的其它腳均與參考地連接;U5通過CN9接收輸入的4K
    分辨率信號、對所述4K分辨率信號進行處理、通過CN10輸出處理后的4K分
    辨率信號,實現4K分辨率信號環通。
    2.如權利要求1所述的4K拼接處理器,其特征在于,所述R50、R52和
    R54均為100Ω,R55、R56和R60均為100KΩ,R58和R62均為1MΩ,R59
    為4.7KΩ,R61為33Ω,C83、C89、C90、C93、C95、C96、C97、C98、C99
    和C101均為0.1μF,C113、C114、C115、C116、C117、C118、C119、C121、
    C122和C123均為10nF。
    3.如權利要求1所述的4K拼接處理器,其特征...

    【專利技術屬性】
    技術研發人員:龍乙平王志昴
    申請(專利權)人:深圳市維冠視界科技股份有限公司
    類型:發明
    國別省市:廣東;44

    網友詢問留言 已有0條評論
    • 還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。

    1
    主站蜘蛛池模板: 亚洲AV人无码激艳猛片| 无码H肉动漫在线观看| 亚洲综合一区无码精品| 无码福利写真片视频在线播放| 少妇久久久久久人妻无码| 在线A级毛片无码免费真人| 中文字幕丰满乱孑伦无码专区| 日韩精品无码一区二区三区不卡 | 亚洲av中文无码乱人伦在线播放 | 亚洲国产精品无码久久| 少妇无码AV无码一区| 中文字幕久久久人妻无码| 亚洲国产精品成人精品无码区| 无码少妇一区二区浪潮免费| 性无码专区无码片| 一区二区三区无码高清| 国产成人精品无码一区二区老年人 | 精品三级AV无码一区| 伊人久久精品无码二区麻豆| 最新亚洲人成无码网站| 69天堂人成无码麻豆免费视频| 中文有无人妻vs无码人妻激烈| 精品人妻中文无码AV在线 | 国产精品一区二区久久精品无码| 精品国产v无码大片在线观看| 亚洲国产精品无码久久一线| 精品久久久无码中文字幕天天| 成人无码Av片在线观看| 精品少妇人妻AV无码专区不卡| 一本大道无码av天堂| 亚洲最大av资源站无码av网址| 无码国内精品久久综合88| 久久久无码一区二区三区| 无码囯产精品一区二区免费| 中文字幕在线无码一区| 在线播放无码高潮的视频| 亚洲va无码手机在线电影| 无码少妇一区二区性色AV| 久久午夜夜伦鲁鲁片免费无码影视| 未满十八18禁止免费无码网站| 无码国产午夜福利片在线观看|