基于FPGA的多路抽取復(fù)用濾波器的方法及裝置制造方法及圖紙

本發(fā)明專利技術(shù)提供了一種基于FPGA的多路抽取復(fù)用濾波器的方法，該方法包括：根據(jù)數(shù)據(jù)采樣率和抽取濾波器的抽取倍數(shù)，獲得各相濾波器的時(shí)延；根據(jù)抽取濾波器系數(shù)的對(duì)稱性，對(duì)所述抽取濾波器的公式進(jìn)行變換；根據(jù)變換后的抽取濾波器公式及各相濾波器的時(shí)延，得到優(yōu)化后的多路抽取濾波器。本發(fā)明專利技術(shù)還提供了一種基于FPGA的多路抽取復(fù)用濾波器的裝置，該裝置包括時(shí)延獲取模塊、變換模塊及優(yōu)化模塊。本發(fā)明專利技術(shù)通過(guò)抽取濾波器各相系數(shù)的對(duì)稱性對(duì)抽取濾波器的公式進(jìn)行修改，從而使得修改后的抽取濾波器采用預(yù)加的方法，節(jié)省了乘法器資源，且該濾波器包括時(shí)延單元，則不需要儲(chǔ)存，減少了儲(chǔ)存單元的使用。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及無(wú)線通信
，具體涉及基于FPGA的多路抽取復(fù)用濾波器的方法及裝置。
技術(shù)介紹
數(shù)字下變頻技術(shù)(DigitalDownConverter-DDC)是無(wú)線通信系統(tǒng)的重要組成部分，也是計(jì)算量最大的部分之一，由積分梳狀濾波器(CascadeIntegratorComb，簡(jiǎn)稱CIC)、有限脈沖響應(yīng)(FiniteImpulseResponce，簡(jiǎn)稱FIR)等數(shù)字濾波器組成。抽取濾波器是數(shù)字濾波器中廣泛使用的一種有效線性濾波器。由于抽取濾波器的輸入和輸出數(shù)據(jù)速率具有線性的倍數(shù)關(guān)系，這樣抽取濾波器就具有了多數(shù)率信號(hào)處理的特性，是實(shí)現(xiàn)數(shù)字通信系統(tǒng)中接收機(jī)數(shù)字下變頻的重要技術(shù)。在數(shù)字抽取時(shí)，為了防止數(shù)據(jù)混疊，需要在抽取前加入抽取濾波器。抽取濾波器是基于FIR濾波器實(shí)現(xiàn)的，濾波器的輸入為X(n)，濾波器的輸出為Y(n)，濾波器階數(shù)為2M，則抽取濾波器的計(jì)算公式為：Y(n)=Σi=02M-1X(n-i)×coef(i)]]>如圖1所示，為當(dāng)前多路FIR濾波器的框圖。其中，濾波器的多路輸入輸出是交織的，即輸入為X0(n),X1(n)……，X0(n+1),X1(n+1)……；輸出也是一致的。L為同時(shí)計(jì)算的路數(shù)，若同時(shí)計(jì)算8路(需要計(jì)算時(shí)鐘為采樣時(shí)鐘的8倍)，輸入為X0(n),X1(n)，……，X7(n)，X0(n+1),X1(n+1)，……，X7(n+1)，……；框圖中的L＝8。但多路FIR濾波器并沒(méi)有考慮抽取的特點(diǎn)，抽取濾波器不是所有點(diǎn)都要進(jìn)行濾波器計(jì)算，只要進(jìn)行需要抽取點(diǎn)的計(jì)算即可。這種直接多路FIR濾波器的結(jié)構(gòu)有冗余的計(jì)算。多相濾波器為濾波器常用的一種方式，多相濾波過(guò)程是，按照相位均勻劃分把數(shù)字濾波器的系統(tǒng)函數(shù)H(z)分解成若干個(gè)具有不同相位的組，形成多個(gè)分支，在每個(gè)分支上實(shí)現(xiàn)濾波。設(shè)抽取濾波器階數(shù)為2M(濾波器系數(shù)對(duì)稱)，抽取的倍數(shù)為N(N≥2，M為N的整數(shù)倍)。對(duì)于抽取濾波器，濾波后抽取，只計(jì)算需要抽取的數(shù)據(jù)，即每N個(gè)數(shù)字計(jì)算一次，采用多相濾波器的設(shè)計(jì)方法，濾波器公式修改為：Y(n)=Σk=0N-1Σi=02M/N-1X(n-i*N-k)×coef(i*N+k)]]>將每一相展開(kāi)為：Y0(n)=Σi=02MN-1X(n-N*i)×coef0(i)]]>Y1(n-1)=Σi=02MN-1X(n-N*i-1)×coef1(i)]]>…YN-1(n-N+1)=Σi=02MN-1X(n-N*i-N+1)×coefN-1(i)]]>Y(n)＝Y(jié)0(n)+Y1(n)+…+YN-1(n)其中：coef0(i)＝{coef(N-1),coef(2N-1),…,coef(2M-1)本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種基于FPGA的多路抽取復(fù)用濾波器的方法，其特征在于，所述方法包括：根據(jù)數(shù)據(jù)采樣率和抽取濾波器的抽取倍數(shù)，獲得各相濾波器的時(shí)延；根據(jù)抽取濾波器系數(shù)的對(duì)稱性，對(duì)所述抽取濾波器的公式進(jìn)行變換；根據(jù)變換后的抽取濾波器公式及各相濾波器的時(shí)延，得到優(yōu)化后的多路抽取濾波器。

【技術(shù)特征摘要】
1.一種基于FPGA的多路抽取復(fù)用濾波器的方法，其特征在于，
所述方法包括：
根據(jù)數(shù)據(jù)采樣率和抽取濾波器的抽取倍數(shù)，獲得各相濾波器的時(shí)
延；
根據(jù)抽取濾波器系數(shù)的對(duì)稱性，對(duì)所述抽取濾波器的公式進(jìn)行變
換；
根據(jù)變換后的抽取濾波器公式及各相濾波器的時(shí)延，得到優(yōu)化后
的多路抽取濾波器。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述根據(jù)數(shù)據(jù)采樣
率和抽取濾波器的抽取倍數(shù)，獲得各相濾波器的時(shí)延，包括：
根據(jù)輸入數(shù)據(jù)采樣率及抽取倍數(shù)，采用如下公式計(jì)算得到抽取濾
波后的采樣速率：
輸入數(shù)據(jù)采樣率/抽取倍數(shù)＝抽取濾波后的采樣速率；
根據(jù)現(xiàn)場(chǎng)可編程門陣列FPGA的時(shí)鐘頻率及所述抽取濾波后的采
樣速率，采用如下公式計(jì)算得到每相濾波器的路數(shù)：
每相濾波器的路數(shù)＝時(shí)鐘頻率/抽取濾波后的采樣速率；
根據(jù)所述每相濾波器的路數(shù)，確定各相濾波器的時(shí)延。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述根據(jù)所述每相
濾波器的路數(shù)，確定各相濾波器的時(shí)延，包括：
根據(jù)所述每相濾波器的路數(shù)L，及濾波器的階數(shù)2M，得到：每相
濾波器的前M/N-1個(gè)數(shù)據(jù)的延時(shí)為L(zhǎng)+1；第M/N個(gè)數(shù)據(jù)的延時(shí)為L(zhǎng)；
其余數(shù)據(jù)的延時(shí)為L(zhǎng)-1；
其中，N≥2，M為N的整數(shù)倍，且L為正整數(shù)。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述根據(jù)抽取濾波
器系數(shù)的對(duì)稱性，對(duì)所述抽取濾波器的公式進(jìn)行變換，包括：
根據(jù)濾波器的階數(shù)2M及抽取倍數(shù)N，得到抽取濾波器的公式，如

\t下：
Y(n)=Σk=0N-1Σi=02M/N-1X(n-i*N-k)×coef(i*N+k);]]>根據(jù)濾波器系數(shù)的對(duì)稱性，對(duì)所述抽取濾波器的公式進(jìn)行變換，
得到變換后的抽取濾波器公式：
Y(n)=Σk=0N-1Σi=0M/N-1(X(n-i*N-k)+X(n-(2M-1-i*N)+k))×coef(i*N+k)]]>其中，Y(n)表示濾波器的輸出，X(n-i*N-k)、X(n-(2M-1-i*N)+k)
均表示濾波器的輸入，coef(i*N+k)表示濾波器的系數(shù)，2M為正整數(shù)，
N≥2，M為N的整數(shù)倍，i，k均為大于等于0的整數(shù)。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述根據(jù)變換后的
抽取濾波器公式及各相濾波器的時(shí)延，得到優(yōu)化后的抽取濾波器的步
...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：張慧欣，魏學(xué)淵，牛吉韜，
申請(qǐng)(專利權(quán))人：普天信息技術(shù)有限公司，
類型：發(fā)明
國(guó)別省市：北京;11