應(yīng)用于三維集成微系統(tǒng)的GaN外延片結(jié)構(gòu)技術(shù)方案

本實用新型專利技術(shù)公開了一種應(yīng)用于三維集成微系統(tǒng)的GaN外延片結(jié)構(gòu)，屬于微電子技術(shù)領(lǐng)域。本實用新型專利技術(shù)包括襯底，在襯底上刻蝕有若干呈陣列排布的深槽，每個深槽的槽底均覆蓋有GaN外延層，所述GaN外延層是在槽底上直接外延生長而成的。利用本實用新型專利技術(shù)，芯片無需經(jīng)過填埋過程即可直接應(yīng)用，能夠提高制備效率。

GaN epitaxial wafer structure for 3D Integrated microsystem

The utility model discloses a GaN epitaxial wafer structure applied to a three-dimensional integrated microsystem, which belongs to the field of microelectronic technology. The utility model comprises a substrate, a plurality of deep grooves arranged on the substrate are etched on the substrate, and the bottom of each deep groove is covered with a GaN epitaxial layer, and the GaN epitaxial layer is directly epitaxially grown on the bottom of the groove. The utility model has the advantages that the chip can be directly applied without the need of a landfill process, and the preparation efficiency can be improved.

【技術(shù)實現(xiàn)步驟摘要】

本技術(shù)屬于微電子
，尤其涉及一種應(yīng)用于三維集成微系統(tǒng)的GaN外延片結(jié)構(gòu)。
技術(shù)介紹
隨著摩爾定律正式失效，半導(dǎo)體行業(yè)進(jìn)入后摩爾時代。后摩爾時代的集成電路將更加重視系統(tǒng)級的集成和小型化。因此后摩爾時代也是一個微系統(tǒng)的時代。片上系統(tǒng)和三維集成微系統(tǒng)是實現(xiàn)微系統(tǒng)的兩種典型方案。片上系統(tǒng)是指在一個晶片上集成系統(tǒng)所需要的傳感器、數(shù)模轉(zhuǎn)換、信號處理單元、信號收發(fā)單元、機械單元、光電單元等等。但是，不同的電路功能牽扯到不同的制造工藝、半導(dǎo)體材料。同時系統(tǒng)規(guī)模的增大也必然會降低了芯片的成品率。三維集成微系統(tǒng)采用MEMS（microelectromechanicalsystems）制造技術(shù)對芯片進(jìn)行系統(tǒng)級封裝。MEMS制造技術(shù)是一種高精度多層立體加工技術(shù)，具有精度高、一致性好、可批量化生產(chǎn)等優(yōu)點。基于MEMS技術(shù)的三維集成工藝是通過電學(xué)互連的貫穿硅通孔制備高精度圓片級鍵合等加工技術(shù)，把不同功能的芯片粘接在一起，形成在Z軸方向上立體集成和信號互聯(lián)的三維立體堆疊結(jié)構(gòu)，成為一個能夠共同完成一個或多個功能的單一芯片。三維集成技術(shù)可以大幅降低全局互連長度，實現(xiàn)異質(zhì)芯片集成，更能夠提高芯片集成度，減小芯片體積。由于幾乎所有的電路都采用各自最優(yōu)化工藝實現(xiàn)，因此實現(xiàn)系統(tǒng)集成的同時可以不以犧牲芯片的性能為代價。GaN作為第三代寬禁帶半導(dǎo)體材料（Eg大于或等于3.2ev），具有優(yōu)秀的電學(xué)性能和光學(xué)性能，可以用做微系統(tǒng)中的射頻模塊、電源管理模塊、傳感器模塊以及光電模塊。常規(guī)的GaN外延片結(jié)構(gòu)都是生長在藍(lán)寶石、SiC、Si以及GaN襯底上。這些GaN外延片結(jié)構(gòu)應(yīng)用到三維集成微系統(tǒng)中需要經(jīng)歷芯片制備，刻蝕深槽，芯片填埋，以及引線鍵合，晶圓鍵合等工藝，制備工序較多。
技術(shù)實現(xiàn)思路
本技術(shù)所要解決的技術(shù)問題是提供一種應(yīng)用于三維集成微系統(tǒng)的GaN外延片結(jié)構(gòu)，芯片無需經(jīng)過填埋過程即可直接應(yīng)用，能夠提高制備效率。為解決上述技術(shù)問題，本技術(shù)所采取的技術(shù)方案是：一種應(yīng)用于三維集成微系統(tǒng)的GaN外延片結(jié)構(gòu)，包括襯底，在襯底上刻蝕有若干呈陣列排布的深槽，每個深槽的槽底均覆蓋有GaN外延層，所述GaN外延層是在槽底上直接外延生長而成的。進(jìn)一步的技術(shù)方案，GaN外延層自下至上依次為GaN溝道層和勢壘層。進(jìn)一步的技術(shù)方案，GaN外延層下至上依次為形核層、溝道層、插入層、勢壘層以及勢壘層表面的帽層。進(jìn)一步的技術(shù)方案，GaN溝道層的厚度為2微米。進(jìn)一步的技術(shù)方案，深槽的深度為10-300微米。進(jìn)一步的技術(shù)方案，襯底為SiC、藍(lán)寶石、Si、GaN中的一種。采用上述技術(shù)方案所產(chǎn)生的有益效果在于：本技術(shù)是在襯底上加工深槽，然后在深槽內(nèi)外延生長GaN，最后去除深槽外的GaN外延層，只保留深槽內(nèi)的GaN外延層，芯片可以直接制備在深槽中，免除芯片至深槽的轉(zhuǎn)移工序，提高制備效率。附圖說明圖1是本技術(shù)GaN外延片的結(jié)構(gòu)圖；圖2是圖1中A處的局部放大圖；圖3是圖1中單個深槽的橫截面圖；圖4是外延片制備步驟一的結(jié)構(gòu)圖；圖5是外延片制備步驟二的結(jié)構(gòu)圖；圖6是外延片制備步驟三的結(jié)構(gòu)圖；圖7是外延片制備步驟四的結(jié)構(gòu)圖；圖8是外延片制備步驟五的結(jié)構(gòu)圖；圖9是外延片制備步驟六也即第一層的結(jié)構(gòu)圖；圖10是外延片制備步驟七所述的第二層的結(jié)構(gòu)圖；圖11是外延片制備步驟八所述的第三層的結(jié)構(gòu)圖；圖12是三維集成微系統(tǒng)的結(jié)構(gòu)圖；圖中：101、襯底；102、深槽；103；掩膜層；104、芯片鍵合點；105、引線；106、鍵合絲；107、通孔引線；202、溝道層；203、勢壘層；301、第一層；302、第二層；303、第三層。具體實施方式下面結(jié)合附圖和具體實施方式對本技術(shù)作進(jìn)一步詳細(xì)的說明。本技術(shù)提供如圖1、圖2所示的一種應(yīng)用于三維集成微系統(tǒng)的GaN外延片結(jié)構(gòu)，包括襯底，在襯底101上刻蝕有若干呈陣列排布的深槽102，每個深槽102的槽底均覆蓋有GaN外延層，所述GaN外延層是在槽底上直接外延生長而成的。圖3為GaN外延層結(jié)構(gòu)為HEMT時的結(jié)構(gòu)圖，HEMT（highelectronmobilitytransistor）是高電子遷移率晶體管，其GaN外延層自下至上依次為GaN溝道層202和勢壘層203，深槽102的深度為10-300微米，GaN溝道層202的厚度為2微米。其中，當(dāng)勢壘層203成分為AlxGa1-xN時，x在1%-100%范圍內(nèi)；當(dāng)勢壘層203成分為InxAlN1-x時，x值為17%，勢壘層203的厚度小于20nm。其中，GaN外延層的結(jié)構(gòu)還可以是，自下至上依次為形核層、溝道層202、插入層、勢壘層以及勢壘層203表面的帽層。襯底為SiC、藍(lán)寶石、Si、GaN中的一種。本技術(shù)給出了一個兩層微系統(tǒng)的制備方法，步驟如下：一、在襯底101上形成如圖4所示的掩膜層103；二、采用光刻工藝加工深槽圖形，然后使用等離子體刻蝕襯底，形成深槽102，如圖5所示；三、在掩膜層103及深槽102槽底上外延生長GaN外延層，其中GaN外延層自下至上依次為GaN溝道層202和勢壘層（203）；采用化學(xué)方法去除掩膜層103，掩膜層103上覆蓋的GaN外延層一并去除，深槽102內(nèi)的GaN外延層得到保留，如圖6所示；四、在深槽102內(nèi)的GaN外延層上加工如圖7所示的芯片鍵合點104，用于芯片間的互聯(lián)；五、在襯底101上制備如圖8所示的引線105；六、如圖9所示，采用鍵合絲106連接引線105和芯片鍵合點104，完成微系統(tǒng)的第一層301；七、如圖10所示，制備微系統(tǒng)的第二層302，第二層302的制備與第一層301制備過程相似，是以制備的第一層301為基底，在基底的背面刻蝕50微米以上的深槽，背面的深槽與該層正面的深槽錯位設(shè)置，該層背面的深槽與第一層的深槽位置相對應(yīng)，采用襯底深孔刻蝕工藝和電鍍制備通孔引線107，該通孔引線107用于連接第二層302正面的引線與第一層301正面的引線；八、制備微系統(tǒng)的第三層303，如圖11所示，第三層303為圓片蓋板層，第三層303背面與第二層302正面的深槽對應(yīng)的位置同樣刻蝕50微米以上的深槽；九、按照如圖12所示組裝系統(tǒng)，三層晶片對準(zhǔn)、接觸，進(jìn)行晶圓鍵合，形成三維集成微系統(tǒng)。本技術(shù)所提及的外延片結(jié)構(gòu)，首先需要經(jīng)歷化學(xué)刻蝕或者等離子體刻蝕處理，采用介質(zhì)掩膜的方法保護(hù)掩膜以下的襯底不被刻蝕，未覆蓋掩膜的位置刻蝕10至300微米深度，形成深槽。然后，不去除掩膜，在深槽底部外延生長GaN外延層。再采用化學(xué)腐蝕方法去除深槽外的掩膜，掩膜上覆蓋的GaN外延層被一并去除，GaN深槽內(nèi)的GaN外延層得到保留，如此得到GaN外延層僅位于襯底深槽中的GaN外延片結(jié)構(gòu)。雖然本技術(shù)已較佳施例披露如上，但是本技術(shù)并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本技術(shù)的精神和范圍內(nèi)，均可作各種更動與修改，因此本技術(shù)的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點】
一種應(yīng)用于三維集成微系統(tǒng)的GaN外延片結(jié)構(gòu)，其特征在于，包括襯底，在襯底（101）上刻蝕有若干呈陣列排布的深槽（102），每個深槽（102）的槽底均覆蓋有GaN外延層，所述GaN外延層是在槽底上直接外延生長而成的。

【技術(shù)特征摘要】
1.一種應(yīng)用于三維集成微系統(tǒng)的GaN外延片結(jié)構(gòu)，其特征在于，包括襯底，在襯底（101）上刻蝕有若干呈陣列排布的深槽（102），每個深槽（102）的槽底均覆蓋有GaN外延層，所述GaN外延層是在槽底上直接外延生長而成的。2.根據(jù)權(quán)利要求1所述的應(yīng)用于三維集成微系統(tǒng)的GaN外延片結(jié)構(gòu)，其特征在于，GaN外延層自下至上依次為GaN溝道層（202）和勢壘層（203）。3.根據(jù)權(quán)利要求1所述的應(yīng)用于三維集成微系統(tǒng)的GaN外延片結(jié)構(gòu)，其特征在于，GaN...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：宋旭波，呂元杰，馮志紅，
申請(專利權(quán))人：中國電子科技集團(tuán)公司第十三研究所，
類型：新型
國別省市：河北;13