液晶顯示面板及其制作方法技術

本發明專利技術提供一種像素結構、顯示裝置及監測該像素結構的電性的方法，所述像素結構包括薄膜晶體管及設置在所述薄膜晶體管表面的柵極引出部、源極引出部及漏極引出部，所述柵極引出部與所述薄膜晶體管的柵極電連接，所述源極引出部與所述薄膜晶體管的源極電連接，所述漏極引出部與所述薄膜晶體管的漏極電連接，所述柵極引出部、源極引出部及漏極引出部可與外部測試裝置連接，以監測所述薄膜晶體管的電性。本發明專利技術的優點在于，在生產過程中實時的對柵極、源極及漏極進行電性監控，及時發現不良產品，減少不良產品發生。

【技術實現步驟摘要】

本專利技術涉及液晶顯示面板領域，尤其涉及一種像素結構、顯示裝置及監測該像素結構的電性的方法。
技術介紹
液晶顯示面板，尤其是主動式顯示中，例如LCD，OLED，EPD等，在生產過程中，或最終產品，常因電性異常，造成顯示畫面異常，色差等。但因為顯示區域沒有放置測試鍵，難以及時監控電性是否異常，也不便于針對顯示區域內的異常進行解析。以傳統AMLCD顯示區域內的子像素為例，如圖1，在基板10上依次設置柵極11、柵極絕緣層12、半導體層13、源/漏極14、像素電極絕緣層15及像素電極16，所述像素電極16穿過所述像素電極絕緣層15與源/漏極14中的源極或漏極電連接。柵極11、源/漏極14中沒有與像素電極16連接的源極或漏極被覆蓋，并未裸露，不能夠測量其表面電性。因此，在顯示區域沒有辦法進行實時測試柵極11、源/漏極14的電性，因此，難以實時監測TFT電性。
技術實現思路
本專利技術所要解決的技術問題是，提供一種像素結構、顯示裝置及監測該像素結構的電性的方法，其能夠在生產過程中實時的對柵極、源極及漏極進行電性監控，及時發現不良產品，減少不良產品發生。為了解決上述問題，本專利技術提供了一種像素結構，包括薄膜晶體管及設置在所述薄膜晶體管表面的柵極引出部、源極引出部及漏極引出部，所述柵極引出部與所述薄膜晶體管的柵極電連接，所述源極引出部與所述薄膜晶體管的源極電連接，所述漏極引出部與所述薄膜晶體管的漏極電連接，所述柵極引出部、源極引出部及漏極引出部可與外部測試裝置連接，以監測所述薄膜晶體管的電性。進一步，所述源極引出部或漏極引出部其中之一為像素電極。進一步，所述柵極引出部穿過由薄膜晶體管表面貫穿至柵極的第一通孔與所述柵極電連接，所述源極引出部穿過由薄膜晶體管表面貫穿至源極的第二通孔與所述源極電連接，所述漏極引出部穿過由薄膜晶體管表面貫穿至漏極的第三通孔與所述漏極電連接。進一步，所述薄膜晶體管為底柵結構。進一步，所述薄膜晶體管包括所述柵極、覆蓋所述柵極的第一絕緣層、設置在所述第一絕緣層表面的半導體層，與所述半導體層接觸的所述源極和漏極，覆蓋所述第一絕緣層、源極和漏極及半導體層的第二絕緣層，所述柵極引出部、源極引出部及漏極引出部設置在所述第二絕緣層表面。進一步，所述柵極引出部、源極引出部及漏極引出部由氧化銦錫材料制成。本專利技術還提供一種顯示裝置，包括上述的像素結構。本專利技術還提供一種監測上述的像素結構的電性的方法，采用測試裝置分別電連接至柵極引出部、源極引出部及漏極引出部，并對柵極、源極及漏極進行電學測量，以實時監測柵極、源極和漏極的電性。進一步，所述測試裝置具有多個探針，所述探針分別與所述柵極引出部、源極引出部及漏極引出部接觸，以實時監測柵極、源極和漏極的電性。本專利技術的優點在于，在像素結構內設置柵極引出部、源極引出部及漏極引出部，使得柵極、源極及漏極能夠與外部電連接，電性測試的探針可與柵極引出部、源極引出部及漏極引出部直接接觸，進行量測，從而可以在生產過程中實時的電性監控，及時發現不良產品，減少不良產品發生。附圖說明圖1是現有的像素結構示意圖；圖2是本專利技術像素結構示意圖；圖3是本專利技術監測該像素結構的電性的方法的示意圖。具體實施方式下面結合附圖對本專利技術提供的像素結構、顯示裝置及監測該像素結構的電性的方法的具體實施方式做詳細說明。參見圖2，在本具體實施方式中，以常規的AMLCD顯示裝置為例說明本專利技術像素結構。本專利技術像素結構包括薄膜晶體管及設置在所述薄膜晶體管表面的柵極引出部22、源極引出部23及漏極引出部24。進一步，所述柵極引出部22、源極引出部23及漏極引出部24由氧化銦錫材料制成。在本具體實施方式中，所述薄膜晶體管為底柵結構，所述薄膜晶體管包括基板20、設置在所述基板20上的柵極211，覆蓋所述柵極211及基板20的第一絕緣層222、設置在所述第一絕緣層222上的半導體層223、與所述半導體層223連接的源極224及漏極225，覆蓋所述第一絕緣層222、源極224和漏極225及半導體層223的第二絕緣層226，所述柵極引出部22、源極引出部23及漏極引出部24設置在所述第二絕緣層226的表面。在本專利技術其他具體實施方式中，所述薄膜晶體管可以為頂柵結構，本文對此并不進行限制。所述柵極引出部22與所述薄膜晶體管的柵極211電連接，所述源極引出部23與所述薄膜晶體管的源極224電連接，所述漏極引出部24與所述薄膜晶體管的漏極225電連接。進一步，所述柵極引出部22穿過由薄膜晶體管表面貫穿至柵極221的第一通孔227與所述柵極221電連接，所述源極引出部23穿過由薄膜晶體管表面貫穿至源極224的第二通孔228與所述源極224電連接，所述漏極引出部24穿過由薄膜晶體管表面貫穿至漏極225的第三通孔229與所述漏極225電連接。本領域技術人員可從現有技術中獲取所述第一通孔227、第二通孔228及第三通孔229的形成方法，本文不再進行描述。所述柵極引出部22、源極引出部23及漏極引出部24可與外部測試裝置(附圖中未標示)電連接，以實時監測所述薄膜晶體管的電性。例如，所述外部測試裝置可包括多個探針30(參見圖3)，所述探針30分別與所述柵極引出部22、源極引出部23及漏極引出部24電接觸，以進行柵極221、源極224及漏極225的電測量，進而實時監測所述薄膜晶體管的電性。所述外部測試裝置為現有技術中常用的電測試裝置，本領域技術人員可從現有技術中獲取，本文不進行描述。本專利技術像素結構在像素結構內設置所述柵極引出部22、源極引出部23及漏極引出部24，使得柵極221、源極224及漏極225能夠與外部電連接，電性測試的探針30可與柵極引出部22、源極引出部23及漏極引出部24直接接觸，進行量測，從而可以在生產過程中實時的電性監控，及時發現不良產品，減少不良產品發生。進一步，所述源極引出部23或漏極引出部24其中之一為像素電極，在本具體實施方式中，所述源極引出部23為像素電極。在本專利技術其他具體實施方式中，所述漏極引出部24為像素電極。本專利技術利用像素電極將所述源極或漏極與外部電連接，以進行電測量，簡化工藝，節約成本。下面以常規的AMLCD為例，來描述本具體實施方式中像素結構的制作方法，所述制作方法包括如下步驟：(1)提供一基板，在基板上制作柵電極及走線；(2)在柵電極上制作第一絕緣層；(3)在第一絕緣層上制作半導體層；(4)在半導體層上制作半源漏電極及走線(5)本文檔來自技高網...

【技術保護點】
一種像素結構，其特征在于，包括薄膜晶體管及設置在所述薄膜晶體管表面的柵極引出部、源極引出部及漏極引出部，所述柵極引出部與所述薄膜晶體管的柵極電連接，所述源極引出部與所述薄膜晶體管的源極電連接，所述漏極引出部與所述薄膜晶體管的漏極電連接，所述柵極引出部、源極引出部及漏極引出部可與外部測試裝置連接，以監測所述薄膜晶體管的電性。

【技術特征摘要】
1.一種像素結構，其特征在于，包括薄膜晶體管及設置在所述薄膜晶體管表面的柵極引
出部、源極引出部及漏極引出部，所述柵極引出部與所述薄膜晶體管的柵極電連接，
所述源極引出部與所述薄膜晶體管的源極電連接，所述漏極引出部與所述薄膜晶體管
的漏極電連接，所述柵極引出部、源極引出部及漏極引出部可與外部測試裝置連接，
以監測所述薄膜晶體管的電性。
2.根據權利要求1所述的像素結構，其特征在于，所述源極引出部或漏極引出部其中之
一為像素電極。
3.根據權利要求1所述的像素結構，其特征在于，所述柵極引出部穿過由薄膜晶體管表
面貫穿至柵極的第一通孔與所述柵極電連接，所述源極引出部穿過由薄膜晶體管表面
貫穿至源極的第二通孔與所述源極電連接，所述漏極引出部穿過由薄膜晶體管表面貫
穿至漏極的第三通孔與所述漏極電連接。
4.根據權利要求3所述的像素結構，其特征在于，所述薄膜晶體管為底柵結構。
5.根據權利要求4所述的像素結構，其...

【專利技術屬性】
技術研發人員：李文輝，史文，石龍強，
申請(專利權)人：深圳市華星光電技術有限公司，
類型：發明
國別省市：廣東;44