一種基于DDR2 SDRAM的短周期存儲方法技術

本發明專利技術公開了一種基于DDR2?SDRAM(Double?Data?Rate?2?SDRAM，第二代雙倍數據率同步動態隨機存儲器，簡稱DDR2)的短周期存儲數據的方法。本發明專利技術方法：先根據存儲速率要求及DDR2型號確定讀寫短周期及短周期內讀寫操作執行次數，再根據讀寫方案及DDR2存儲空間設計少行多列的存儲結構，最后用戶通過MIG(Memory?Interface?Generator，存儲器接口生成器)控制DDR2在短周期內讀寫操作交替進行，解決了現有方法中讀寫操作長時間單獨執行的存儲方法中對于數據連續進出的限制性，提高了DDR2處理讀寫順序不一致情況時的數據存取效率。

【技術實現步驟摘要】

本專利技術涉及一種DDR2的短周期存儲數據的方法，屬于高速數據存儲領域。
技術介紹
在系統的工程實現過程中，有時需要實時處理和存儲的數據量很大，必須通過片外存儲器配合FPGA使用以達到存儲要求。片外存儲器須具備大容量和高速存儲的特點，從而進一步保證星載接收機的整體性能。DDR2可在核心頻率較低的情況下實現較高的數據傳輸率，并且發熱量及功耗低。此外，DDR2中采用了三項新技術：離線驅動調整OCD、片內終結器ODT和前置CAS，這三項新技術保證了內部輸出驅動的穩定，抑制了信號干擾現象，并提升了DDR2的讀寫訪問效率[1-3]。基于以上優點，該項目中采用DDR2作為接收機的片外存儲器。DDR2本身結構復雜，操作繁雜，ISE開發環境為XilinxFPGA提供了IP核MIG，用戶可使用MIG生成DDR2存儲器的控制器和用戶接口，通過控制MIG實現DDR2的讀寫操作。目前DDR2多用于長時間單獨讀數據和單獨寫數據操作。利用DDR2本身特性及突發傳輸工作模式，用戶通過MIG接口對DDR2執行地址控制即可實現高速率存取數據。而在有些系統實現中，存儲時要求數據持續寫入的同時完成大量數據的讀出，此時若將DDR2的存儲分為長時間讀數據和寫數據單獨進行，需大容量RAM的配合以便寫數據操作持續進行，將導致存儲資源急劇增加。基于上述存儲要求，提出DDR2的短周期存儲方法，將長時間單獨讀寫數據操作分割為短周期內的交替讀寫操作，使其不僅完成實時高速存取數據，而且節省了大量存儲資源。除此之外，針對數據存取順序不一致的要求，少行多列的存儲結構保證了DDR2的讀寫效率及讀寫可靠性。
技術實現思路
本專利技術提供了一種基于DDR2的短周期存儲方法，與現有DDR2存取方法相比，該方法以更少的RAM資源實現數據的持續寫入和讀出，且針對DDR2讀寫數據順序不一致的情況，利用少行列多的存儲結構提高了數據存取速率。為解決上述技術問題，本專利技術所采用的技術方案是：步驟一，根據DDR2存儲器的型號和工作時鐘，分別計算DDR2執行讀地址換行和寫地址換行時預充電等操作對應的時鐘周期數，記為Tr和Tw；步驟二，根據存儲要求計算MIG控制DDR2的數據平均讀出速率Rr和平均寫入速率Rw，表示平均每個時鐘周期讀出或寫入的存儲單元個數；步驟三，設定DDR2存儲短周期對應的時鐘周期數T，以及每個短周期內讀出和寫入DDR2的存儲單元個數，分別記為Nr和Nw，使短周期內DDR2的平均讀寫速率滿足存儲要求；步驟四，規劃DDR2存儲空間，采用多列少行的存儲結構；步驟五，在MIG生成過程中設置DDR2的突發長度Lb，根據Nr和Nw設計突發操作次數及地址換行次數，使每個短周期能完成所有讀寫操作及換行操作；步驟六，根據短周期T及每個短周期內突發讀寫操作次數，按照MIG的時序要求產生對應信號控制DDR2存儲器的讀寫；步驟七，為使DDR2的實時讀寫速率與外部要求保持一致，可在寫操作前和讀操作后添加小容量RAM。步驟三中要求短周期內DDR2的平均讀寫速率滿足存儲要求，則需滿足NrT≥Rr,NwT≥Rw]]>上式中Rr、Rw由存儲要求計算得出，T、Nr和Nw由存儲方案設定。步驟四中存儲空間需采用多列少行的結構，以減少讀寫操作過程中地址換行延遲導致的存儲效率下降。其中，列方向最多存儲單元個數可根據DDR2存儲器的列地址線數量計算得出。步驟五中突發讀操作次數nr及突發寫操作次數nw由下式決定：nr=NrLb,nw=NwLb]]>其中突發長度Lb在MIG生成過程中可設置為4或8。設置短周期內突發讀操作地址換行次數kr及寫操作地址行次數kw需滿足T>2nr+2nw+krTr+kwTw此時DDR2存儲器傳輸數據具備可靠性。步驟七中RAM的容量設置需參考具體存儲方案中T、Nr、Nw等參數。本專利技術所達到的有益效果：本專利技術使用MIG控制DDR2存儲器在更少的片內存儲資源背景下實現了數據的持續存取，同時使用少行多列的存儲結構，使讀寫數據順序不一致情況下的存取速率得到顯著提高。附圖說明圖1為本專利技術中DDR2部分存儲結構的示意圖。圖2為本專利技術中DDR2整體存儲結構的示意圖。圖3為基于本專利技術案例的時序仿真圖。具體實施方式下面結合附圖對本專利技術作進一步描述。一種基于DDR2的短周期存儲數據的方法，包括以下步驟：步驟一，根據DDR2存儲器的型號和工作時鐘，分別計算DDR2執行讀地址換行和寫地址換行時預充電等操作對應的時鐘周期數，記為Tr和Tw。步驟二，根據存儲要求計算MIG控制DDR2的數據平均讀出速率Rr和平均寫入速率Rw，表示平均每個時鐘周期讀出或寫入的存儲單元個數。步驟三，設定DDR2存儲短周期對應的時鐘周期數T，以及每個短周期內讀出和寫入DDR2的存儲單元個數，分別記為Nr和Nw，使短周期內DDR2的平均讀寫速率滿足存儲要求，則需滿足NrT≥Rr,NwT≥Rw]]>上式中Rr、Rw由存儲要求計算得出，T、Nr和Nw由存儲方案設定。步驟四，規劃DDR2存儲空間，采用多列少行的存儲結構以減少讀寫操作過程中地址換行延遲導致的存儲效率下降。其中，列方向存儲單元個數可根據DDR2存儲器的列地址線數量計算得出。例如，如矩陣所示，數據按照矩陣列順序持續寫入DDR2，同時將數據按行順序持續讀出DDR2，矩陣Y的第v列元素對應的DDR2存儲結構如圖1所示。圖1中一小格對應DDR2中一個存儲單元，存儲單元中數據與矩陣中元素一一對應，矩陣中第v列元素[y1,v，y2,v，…，yU,v]T在DDR2存儲空間中占p列，其中數值q受到DDR2存儲器的列地址線數量r及矩陣中列數量V的限制，滿足q·V≤2r在此條件下，為減少短周期內DDR2地址換行操作次數，p盡量取較大值。矩陣Y的第v列共U個元素，假設占據DDR2存儲空間的行數量為p，則其中，表示向上取整。則每一列元素占據DDR2中p行q列的存儲空間，存儲U個數據后多余存儲單元不予操作。如圖2所示，每列元素依照圖1所示結構存儲于DDR2中，按圖2中指示箭頭順序對DDR2存儲器內數據執行持續讀寫操作。步驟五，在MIG生成過程中設置DDR2的突發長度Lb，根據Nr和Nw設計突發操作次數及地址換行次數，使每個短周期能完成所有讀寫操作及換行操作，其中突發讀操作次數nr及突發寫操作次數nw由下式決定：nr=NrLb,nw=NwLb]]>其中突發長度Lb在MIG生成過程中可設置為4或8。設置短周期內突發讀操作地址換行次數kr及寫操作地址行次數kw需滿足T>2nr+2nw+krTr+kwTw此時DDR2存儲器傳輸數據具備可靠性。步驟六，根據短周期T及每個短周期內突發讀寫操作次數，按照MIG的時序要求產生對應信號控制DDR2存儲器的讀寫。步驟七，本文檔來自技高網...

【技術保護點】
一種基于DDR2的短周期存儲數據的方法，其特征在于：包括以下步驟，步驟一，根據DDR2存儲器的型號和工作時鐘，分別計算DDR2執行讀地址換行和寫地址換行時預充電等操作對應的時鐘周期數，記為Tr和Tw；步驟二，根據存儲要求計算MIG控制DDR2的數據平均讀出速率Rr和平均寫入速率Rw，表示平均每個時鐘周期讀出或寫入的存儲單元個數；步驟三，設定DDR2存儲短周期對應的時鐘周期數T，以及每個短周期內讀出和寫入DDR2的存儲單元個數，分別記為Nr和Nw，使短周期內DDR2的平均讀寫速率滿足存儲要求；步驟四，規劃DDR2存儲空間，采用多列少行的存儲結構；步驟五，在MIG生成過程中設置DDR2的突發長度Lb，根據Nr和Nw設計突發操作次數及地址換行次數，使每個短周期能完成所有讀寫操作及換行操作；步驟六，根據短周期T及每個短周期內突發讀寫操作次數，按照MIG的時序要求產生對應信號控制DDR2存儲器的讀寫；步驟七，為使DDR2的實時讀寫速率與外部要求保持一致，可在寫操作前和讀操作后添加小容量RAM。

【技術特征摘要】
1.一種基于DDR2的短周期存儲數據的方法，其特征在于：包括以下步驟，
步驟一，根據DDR2存儲器的型號和工作時鐘，分別計算DDR2執行讀地
址換行和寫地址換行時預充電等操作對應的時鐘周期數，記為Tr和Tw；
步驟二，根據存儲要求計算MIG控制DDR2的數據平均讀出速率Rr和平均
寫入速率Rw，表示平均每個時鐘周期讀出或寫入的存儲單元個數；
步驟三，設定DDR2存儲短周期對應的時鐘周期數T，以及每個短周期內讀
出和寫入DDR2的存儲單元個數，分別記為Nr和Nw，使短周期內DDR2的平均
讀寫速率滿足存儲要求；
步驟四，規劃DDR2存儲空間，采用多列少行的存儲結構；
步驟五，在MIG生成過程中設置DDR2的突發長度Lb，根據Nr和Nw設計突
發操作次數及地址換行次數，使每個短周期能完成所有讀寫操作及換行操作；
步驟六，根據短周期T及每個短周期內突發讀寫操作次數，按照MIG的時序
要求產生對應信號控制DDR2存儲器的讀寫；
步驟七，為使DDR2的實時讀寫速率與外部要求保持一致，可在寫操作前和
讀操作后添加小容量RAM。
2.根據權利要求1所述的一種基于DDR2的短周期存儲數據的方法，其...

【專利技術屬性】
技術研發人員：唐平，韓航程，張黎，卜祥元，汪柯，
申請(專利權)人：北京理工大學，
類型：發明
國別省市：北京;11