公開了用于通過確定備用核布局來實現嵌入式存儲器陣列的尺寸減小的技術。在實施例中，包括全局過程參數的輸入參數與設計特性組合以計算對應于管芯的潛在冗余構造的產量值。可以對所產生的產量進行比較以確定哪個冗余構造適合于維持特定的產量。被配置有一個或多個備用核(在其中沒有冗余存儲器)的管芯導致等于或超過具有常規存儲器冗余的管芯的產量的產量。在一些示例性情況下，從核中消除存儲器冗余。另一實施例提供了具有包括冗余核的陣列的半導體結構，每個核包括存儲器陣列和邏輯結構的組成，其中每個冗余核的存儲器陣列中的至少一個存儲器陣列在沒有行冗余和列冗余的至少其中之一的情況下被實現。
【技術實現步驟摘要】
【國外來華專利技術】
本公開內容總體上涉及半導體器件的設計，并且更具體地涉及用于通過共同優化邏輯核塊和存儲器冗余來實現面積減小的技術以及由此產生的結構。
技術介紹
嵌入式靜態隨機存取存儲器(SRAM)被用作半導體器件(例如微處理器)中的高速緩存存儲器并且被用作專用集成電路(IC)中的通用存儲器。這些器件通過具有嵌入式存儲器陣列來接收顯著的性能增強，與利用外部存儲器器件相反，但以例如管芯空間為代價。典型的管芯例如可以被配置有很多嵌入式SRAM陣列。這些和其它類型的存儲器陣列包括被組織成行和列的數百萬個可尋址存儲單元(位)并不罕見。在每個陣列中的位的數量增加有缺陷的位的機會，并且因此增加管芯在制造之后變得不穩定的可能性。由于這個原因，制造準則規定：冗余應被構建到每個存儲器陣列中，以便于維持可接受的產量。冗余主要通過每個陣列來實現，每個陣列具有一些數量的備用行和列來代替有缺陷的行和列。這種類型的冗余典型地被稱為隨機存取存儲器(RAM)冗余或冗余存儲器。存儲器冗余傾向于增加陣列尺寸以對備用件負責，這在存在嵌入管芯內的很多或不尋常地小的或不完整的存儲器陣列時是特別成問題的。在一些情況下，例如當存在不尋常地小的或不完整的存儲器陣列時，容納備用件所需的空間的量可以通過擴大維持產量超過可用的管芯空間。這在陣列尺寸上增加，進而提高了缺陷的概率。因此存在與提供足夠量的嵌入式存儲器相關聯的很多折衷方案以滿足管芯性能需要，同時通過維持可接受的產量來保持低制造成本。附圖說明圖1示出了根據本公開內容的實施例而配置的示例性半導體管芯。圖2示出了根據本公開內容的實施例的基于全局過程參數和設計特性來計算管芯的產量以便于確定并驗證備用核構造的方法。圖3a-3e示出了根據本公開內容的實施例的用于確定備用核構造的一種示例性使用情況。圖4示出了被配置為根據在本公開內容中提供的技術和方面執行用于基于各種管芯冗余構造來確定產量的例程的計算系統。具體實施方式公開了用于通過確定備用核布局來實現嵌入式存儲器陣列的尺寸減小的技術。更具體地并且根據實施例，包括全局過程參數的輸入參數與設計特性組合以計算相應于管芯的各種潛在冗余構造的多個產量值。在這些實施例中，可以對由此產生的產量進行比較以確定哪個冗余構造適合于維持特定的產量。在一些情況下，根據實施例，可以確定被配置有一個或多個備用核(在其中沒有冗余存儲器)的管芯產生的產量等于或超過具有在核中的常規存儲器冗余的管芯的產量。在這些情況下，也許可能從管芯布局中的冗余核消除存儲器冗余。通過消除存儲器冗余，每個嵌入式存儲器陣列只占據在給定核中容納非冗余存儲位所必需的空間的量。這些最小化的存儲器陣列進而導致并行的空間節省，因為其它相關聯的子部件(邏輯單元、熔絲等)也可以被最小化。在尺寸上的這樣的減小的所產生的益處可以包括在制造期間的每個管芯缺陷率的減小以及從而在產量上的增加。該技術可以進一步體現在集成電路結構中。例如，另一個實施例提供具有嵌入式存儲器的半導體器件。器件包括冗余核的陣列，每個核包括存儲器陣列和邏輯結構的實質上相同的組成，其中每個冗余核的至少一個存儲器陣列在沒有行冗余和列冗余中的至少一個的情況下被實現。鑒于本公開內容，許多變型和變換還將是顯而易見的。一般概述當前制造準則規定：管芯的每個嵌入式存儲器陣列出于冗余目的應該被配置有一些數量的備用行和列以維持產量。當管芯包括數千、數萬個小型嵌入式存儲器陣列時，冗余的這種方法使用相當大的量的空間。例如，考慮制造商采用設計規則以通過規定對于在陣列中的每1,000,000存儲位(1Mb)必須將五個或六個備用行添加到陣列來維持可接受的產量。此外，考慮制造商也采用要求小于1Mb的存儲器陣列也包括一些量的冗余的規則(根據當前制造準則)。如應當意識到的，利用很多小型存儲器陣列(<1Mb)制造的管芯可能導致這些不完整管芯的不適當量的冗余。作為結果，將備用件添加到每個存儲器陣列所需的面積的量可能非常大并可能超過可用管芯面積。在一些應用中，附加的冗余可以以核冗余的形式被添加以進一步增加產量。在這種方法中，管芯布局包括具有包括存儲器陣列、邏輯單元和寄存器文件等的實質上相同的組成的兩個或多個核。具有(多個)備用核保證如果缺陷(例如，在邏輯結構中的缺陷)出現在存儲器陣列之外，則缺陷將不使得管芯不穩定，因為可以替代地使用備用核。因此，包括一個或多個備用核的可以進一步增加產量。然而，在有或沒有核冗余的添加的情況下具有存儲器冗余導致與沒有包括冗余的情況下相比的更大的管芯。更大的管芯將自然比更小的管芯有更多的缺陷，并且因此負面影響產量。為此目的，存在平衡具有足夠的存儲器來滿足不斷縮小的管芯的性能要求的不斷增加的挑戰，同時通過包括足夠的冗余來維持產量。因此，并且根據本公開內容的實施例，提供了用于通過確定備用核構造來實現在半導體器件(微處理器、現場可編程門陣列(FPGA)、IC等)中的嵌入式陣列的尺寸減小的技術，備用核構造減小或消除存儲器行和列冗余的必要性。在一些實施例中，公開了包括確定性方法以選擇冗余構造來實現特定產量的例程。這種方法應被識別為對當前制造準則的背離，當前制造準則假定可接受的產量取決于包括存儲器冗余。在實施例中，可以接收包括全局過程參數和設計特性參數的輸入參數。如本文中所使用的全局過程參數指代關于冗余構造的每個子部件(存儲器陣列、熔絲、邏輯結構等)的多個缺陷密度。冗余構造可以包括例如無冗余、僅行冗余、僅列冗余、以及行和列冗余兩者。為此目的并且根據實施例，可以接收代表對應于每個潛在冗余構造的子部件的每cm2缺陷的概率的缺陷密度。如本文中所使用的設計特性指代管芯的冗余和非冗余區的組成。在一些實施例中，每個區的組成包括由給定子部件占據的每個區的百分比。在實施例中，管芯包括基本或“外殼”區，其包括存儲器和用于執行與一個或多個核的輸入/輸出操作的邏輯單元。這樣的布置被認為是非冗余的，因為每個管芯包括一個基本區。根據實施例，冗余區在另一方面是包括冗余核并且可能包括一個或多個備用核的區。在一些實施例中，在組成(設計特性)和冗余方面變化的設計情境被輸入并被用于計算對應的產量。在這些實施例中，每個設計情境在每個核包括實質上相同的組成(例如，嵌入式陣列、邏輯結構、寄存器文件等)的假設時進行操作。所以如果每個核被相同地組成，則單個核的組成可以足以確定可以在冗余區內實現的N個數量的核的總缺陷率。因此，通過改變組成和冗余參數，包括一個或多個備用核的設計情境(沒有在核中的冗余存儲器)可以被輸入以產生預期產量，其隨后可以與由實現核中的常規存儲器冗余的設計情境產生的產量進行比較。在一些情況下，比較可以包括產生在視覺上呈現這些產量的二維產量表。如受益于本公開內容的人將意識到的，本文中所公開的一些實施例證明常規行和列冗余或所謂的存儲器冗余在一些情況下可以完全(例如，行和列冗余兩者的減少或消除)或部分地(例如，列冗余的減少或消除)被消除，因為包括一個或多個備用核的設計情境足以維持或提高產量。如將意識到的，如本文中關于冗余核所使用的短語“實質上相同的組成”指的是給定功能，以便于在給定核無法產生的情況下提供那個功能的冗余。將進一步意識到的是，可以在沒有冗余核結構的準確或在其它情況下精確的相同性的情況下提供這樣的冗余。更確切本文檔來自技高網...
【技術保護點】
一種系統，包括：存儲器；處理器，其耦合到所述存儲器并且被配置為：接收全局過程參數，所述全局過程參數包括至少一個子部件和對應的缺陷密度；接收設計特性，所述設計特性包括基于冗余構造和所述至少一個子部件的管芯組成；并且基于所述全局過程參數和所述設計特性來計算一個或多個產量值；其中，所述一個或多個產量值基于包括一個或多個備用核并且在所述管芯的冗余核區中無冗余存儲器的所述管芯組成。
【技術特征摘要】
【國外來華專利技術】1.一種系統，包括：存儲器；處理器，其耦合到所述存儲器并且被配置為：接收全局過程參數，所述全局過程參數包括至少一個子部件和對應的缺陷密度；接收設計特性，所述設計特性包括基于冗余構造和所述至少一個子部件的管芯組成；并且基于所述全局過程參數和所述設計特性來計算一個或多個產量值；其中，所述一個或多個產量值基于包括一個或多個備用核并且在所述管芯的冗余核區中無冗余存儲器的所述管芯組成。2.根據權利要求1所述的系統，其中，所述管芯組成定義具有N個冗余核的冗余核區，并且所述一個或多個產量值是包括第一產量值和第二產量值的多個產量值，并且其中，所述處理器被配置為：基于被配置有第一百分比的冗余存儲器的每個冗余核來確定所述第一產量值；基于所述N個冗余核中的被配置為備用核的一個或多個核來確定所述第二產量值，其中，每個冗余核被配置有小于所述第一百分比的冗余存儲器的第二百分比的冗余存儲器；并且將所述第一產量值與所述第二產量值進行比較以確定所述第一產量值和所述第二產量值是否處于預定容限內；其中，所述處理器還被配置為：基于在制造具有包括所述第一百分比的冗余存儲器的組成的管芯所需的面積與制造具有包括所述第二百分比的冗余存儲器的組成的管芯所需的面積之間的差異來確定管芯面積減小百分比。3.一種計算機程序產品，包括在其上進行非暫態編碼的多個指令，所述指令在被執行時使處理器：接收全局過程參數，所述全局過程參數包括至少一個子部件和對應的缺陷密度；接收設計特性，所述設計特性包括基于冗余構造和所述至少一個子部件的管芯組成；并且基于所述全局過程參數和所述設計特性來計算一個或多個產量值。其中，所述一個或多個產量值基于包括至少一個備用核并且在所述管芯的冗余核區中無冗余存儲器的所述管芯組成。4.根據權利要求3所述的計算機程序，其中，所述管芯組成定義具有N個冗余核的冗余核區，并且所述一個或多個產量值是包括第一產量值和第二產量值的多個產量值，并且其中，所述指令使所述處理器：基于被配置有第一百分比的冗余存儲器的每個冗余核來確定所述第一產量值；基于所述N個冗余核中的被配置為備用核的至少一個核來確定所述第二產量值，其中，每個冗余核被配置有小于所述第一百分比的冗余存儲器的第二百分比的冗余存儲器；并且將所述第一產量值與所述第二產量值進行比較以確定所述第一產量值和所述第二產量值是否處于預定容限內；其中，所述指令還使所述處理器：基于在...
【專利技術屬性】
技術研發人員：S·E·布加扎利，A·高希，N·戈埃爾，
申請(專利權)人：英特爾公司，
類型：發明
國別省市：美國;US
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。