半導(dǎo)體元件及其制作方法技術(shù)

本發(fā)明專利技術(shù)公開一種半導(dǎo)體元件及其制作方法。制作半導(dǎo)體元件的方法包括，首先提供一基底，該基底上設(shè)有一鰭狀結(jié)構(gòu)以及一淺溝隔離圍繞鰭狀結(jié)構(gòu)，且鰭狀結(jié)構(gòu)包含一上半部以及一下半部。然后去除部分淺溝隔離，暴露出鰭狀結(jié)構(gòu)的上半部，再對(duì)鰭狀結(jié)構(gòu)的上半部進(jìn)行一氧化制作工藝，將上半部分隔為一第一上半部以及一第二上半部并形成一氧化層于第一上半部周圍。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及一種制作半導(dǎo)體元件的方法，尤其是涉及一種對(duì)鰭狀結(jié)構(gòu)頂部進(jìn)行氧化的方法。
技術(shù)介紹
隨著場(chǎng)效晶體管(fieldeffecttransistors,FETs)元件尺寸持續(xù)地縮小，現(xiàn)有平面式(planar)場(chǎng)效晶體管元件的發(fā)展已面臨制作工藝上的極限。為了克服制作工藝限制，以非平面(non-planar)的場(chǎng)效晶體管元件，例如鰭狀場(chǎng)效晶體管(finfieldeffecttransistor,FinFET)元件來取代平面晶體管元件已成為目前的主流發(fā)展趨勢(shì)。由于鰭狀場(chǎng)效晶體管元件的立體結(jié)構(gòu)可增加?xùn)艠O與鰭狀結(jié)構(gòu)的接觸面積，因此，可進(jìn)一步增加?xùn)艠O對(duì)于載流子通道區(qū)域的控制，從而降低小尺寸元件面臨的漏極引發(fā)能帶降低(draininducedbarrierlowering,DIBL)效應(yīng)，并可以抑制短通道效應(yīng)(shortchanneleffect,SCE)。再者，由于鰭狀場(chǎng)效晶體管元件在同樣的柵極長(zhǎng)度下會(huì)具有更寬的通道寬度，因而可獲得加倍的漏極驅(qū)動(dòng)電流。甚而，晶體管元件的臨界電壓(thresholdvoltage)也可通過調(diào)整柵極的功函數(shù)而加以調(diào)控。然而，在現(xiàn)有鰭狀場(chǎng)效晶體管元件制作工藝中，去除部分鰭狀結(jié)構(gòu)后形成凹槽以進(jìn)行后續(xù)外延層成長(zhǎng)的標(biāo)準(zhǔn)制作工藝時(shí)，常因過渡蝕刻鰭狀結(jié)構(gòu)而使鰭狀結(jié)構(gòu)略低于周圍的淺溝隔離，影響后續(xù)外延層的成長(zhǎng)。因此如何改良現(xiàn)有鰭狀場(chǎng)效晶體管制作工藝以改良前述缺點(diǎn)即為現(xiàn)今一重要課題。
技術(shù)實(shí)現(xiàn)思路
為解決上述問題，本專利技術(shù)優(yōu)選實(shí)施例公開一種制作半導(dǎo)體元件的方法。首先提供一基底，該基底上設(shè)有一鰭狀結(jié)構(gòu)以及一淺溝隔離圍繞鰭狀結(jié)構(gòu)，且鰭狀結(jié)構(gòu)包含一上半部以及一下半部。然后去除部分淺溝隔離暴露出鰭狀結(jié)構(gòu)的上半部，再對(duì)鰭狀結(jié)構(gòu)的上半部進(jìn)行一氧化制作工藝，將上半部分隔為一第一上半部以及一第二上半部并形成一氧化層于第一上半部周圍。本專利技術(shù)另一實(shí)施例公開一種半導(dǎo)體元件，包含：一基底，該基底上設(shè)有一鰭狀結(jié)構(gòu)，該鰭狀結(jié)構(gòu)包含一第一上半部、一第二上半部以及一下半部，其中第一上半部與第二上半部包含一階梯部；以及一淺溝隔離設(shè)于鰭狀結(jié)構(gòu)周圍。附圖說明圖1至圖5為本專利技術(shù)優(yōu)選實(shí)施例制作一半導(dǎo)體元件的方法示意圖；圖6為本專利技術(shù)另一實(shí)施例的半導(dǎo)體元件結(jié)構(gòu)示意圖。主要元件符號(hào)說明12基底14鰭狀結(jié)構(gòu)16淺溝隔離18外延層20上半部22下半部24第一上半部26第二上半部28氧化層30頂部32下表面34傾斜側(cè)壁36上表面38下表面40傾斜側(cè)壁42上表面44下表面46傾斜側(cè)壁48階梯部50氧化層52淺溝隔離54上表面具體實(shí)施方式請(qǐng)參照?qǐng)D1至圖5，圖1至圖5為本專利技術(shù)優(yōu)選實(shí)施例制作一半導(dǎo)體元件的方法示意圖。如圖1所示，首先提供一基底12，例如一硅基底或硅覆絕緣(silicononinsulator,SOI)基板，然后形成至少一鰭狀結(jié)構(gòu)14于基底12上，其中鰭狀結(jié)構(gòu)14此時(shí)與基底12均由相同材料所構(gòu)成，例如均包含單晶硅。另外本實(shí)施例的鰭狀結(jié)構(gòu)14雖以一根為例，但其數(shù)量并不以此為限，可依據(jù)產(chǎn)品需求進(jìn)行調(diào)整，例如可形成一根或一根以上的鰭狀結(jié)構(gòu)14于基底12上。依據(jù)本專利技術(shù)的優(yōu)選實(shí)施例，鰭狀結(jié)構(gòu)(finstructure)14優(yōu)選通過側(cè)壁圖案轉(zhuǎn)移(sidewallimagetransfer,SIT)技術(shù)制得，其程序大致包括：提供一布局圖案至電腦系統(tǒng)，并經(jīng)過適當(dāng)?shù)剡\(yùn)算以將相對(duì)應(yīng)的圖案定義于光掩模中。后續(xù)可通過光刻及蝕刻制作工藝，以形成多個(gè)等距且等寬的圖案化犧牲層于基底上，使其個(gè)別外觀呈現(xiàn)條狀。之后依序施行沉積及蝕刻制作工藝，以于圖案化犧牲層的各側(cè)壁形成間隙壁。繼以去除圖案化犧牲層，并在間隙壁的覆蓋下施行蝕刻制作工藝，使得間隙壁所構(gòu)成的圖案被轉(zhuǎn)移至基底內(nèi)，再伴隨鰭狀結(jié)構(gòu)切割制作工藝(fincut)而獲得所需的圖案化結(jié)構(gòu)，例如條狀圖案化鰭狀結(jié)構(gòu)。除此之外，鰭狀結(jié)構(gòu)14的形成方式又可包含先形成一圖案化掩模(圖未示)于基底12上，再經(jīng)過一蝕刻制作工藝，將圖案化掩模的圖案轉(zhuǎn)移至基底12中以形成鰭狀結(jié)構(gòu)14。此制作方法也屬本專利技術(shù)所涵蓋的范圍。接著形成一淺溝隔離(shallowtrenchisolation,STI)16并環(huán)繞鰭狀結(jié)構(gòu)14且淺溝隔離16上表面優(yōu)選與鰭狀結(jié)構(gòu)14上表面齊平，其中淺溝隔離14優(yōu)選由氧化硅等絕緣材料所構(gòu)成，但并不局限于此。然后以淺溝隔離16為掩模進(jìn)行一蝕刻制作工藝，去除部分鰭狀結(jié)構(gòu)14以于淺溝隔離16中形成一凹槽(圖未示)。接著如圖2所示，進(jìn)行一外延成長(zhǎng)制作工藝，以于剩余的鰭狀結(jié)構(gòu)14表面成長(zhǎng)出一外延層18，其中本實(shí)施例的外延層18優(yōu)選包含鍺濃度介于30％至50％的鍺化硅，但不排除依據(jù)制作工藝需求選用其他摻雜的外延材料。至此即定義出鰭狀結(jié)構(gòu)14的上半部20與下半部22，其中上半部20與下半部22優(yōu)選由不同材料所構(gòu)成，例如上半部20均由鍺化硅等外延材料所構(gòu)成，而下半部22則優(yōu)選由單晶硅所構(gòu)成。接著如圖3所示，進(jìn)行一蝕刻制作工藝，去除部分淺溝隔離16并暴露出鰭狀結(jié)構(gòu)14的部分上半部20，使剩余的淺溝隔離16上表面仍高于鰭狀結(jié)構(gòu)14下半部22的上表面。隨后如圖4所示，對(duì)被暴露出的鰭狀結(jié)構(gòu)14的部分上半部20進(jìn)行一氧化制作工藝，由此將上半部20分隔為一第一上半部24與一第二上半部26，并同時(shí)形成一氧化層28于第一上半部24周圍。在本實(shí)施例中，氧化制作工藝優(yōu)選為一低溫氧化制作工藝，其優(yōu)選采用介于700℃至900℃的溫度或最佳為800℃的溫度將鍺原子沉淀或集中至被暴露出的鰭狀結(jié)構(gòu)14的部分上半部20頂部，使部分鰭狀結(jié)構(gòu)14的頂部縮小而將上半部20劃分為兩部分，即前述的第一上半部24與第二上半部26，其中第一上半部24的鍺濃度介于70％至100％，而第二上半部26的鍺濃度則介于30％至50％。需注意的是，雖然氧化層28是以氧化制作工藝形成，而淺溝隔離16是以化學(xué)氣相沉積制作工藝形成，致密度不同，但在本實(shí)施例中，由于氧化層28與淺溝隔離16均由氧化硅所構(gòu)成，因此以氧化制作工藝形成氧化層28于鰭狀結(jié)構(gòu)14第一上半部24的后部分與淺溝隔離16接觸的氧化層28仍可能與淺溝隔離16視為一體。如圖5所示，接著可選擇性再進(jìn)行一化學(xué)氣相沉積制作工藝沉積另一氧化層50，并再進(jìn)行另一蝕刻制作工藝，用以去除部分新的氧化層50與部分氧化層28暴露出鰭狀結(jié)構(gòu)14的第一上半部24但不暴露出第二上半部26，使新沉積的氧化層50與剩余的氧化層28及原本的淺溝隔離16一同構(gòu)成新的淺溝隔離52，且新的淺溝隔離52上表面54高于第一上半部24的下表面或第二上半部24的上表面。之后可進(jìn)行后續(xù)晶體管制作工藝，例如形成一柵極結(jié)構(gòu)(圖未示)于淺溝隔離16與鰭狀結(jié)構(gòu)14的第一上半部24上以及一源極/漏極區(qū)域(圖未示)于柵極結(jié)構(gòu)兩側(cè)的鰭狀結(jié)構(gòu)14第一上半部24內(nèi)，在此不另加贅述。至此即完成本專利技術(shù)優(yōu)選實(shí)施例的一半導(dǎo)體元件的制作。請(qǐng)?jiān)賲⒄請(qǐng)D5，圖5另公開一種本專利技術(shù)優(yōu)選實(shí)施例的半導(dǎo)體元件結(jié)構(gòu)。如圖5所示，本實(shí)施例的半導(dǎo)體元件主要包含一鰭狀結(jié)構(gòu)14設(shè)于基底12上以及一淺溝隔離52設(shè)于該鰭狀結(jié)構(gòu)14周圍，其中鰭狀結(jié)構(gòu)14包含一第一上半部24、一第二上半部26以及一下半部22，第一上半部24與第二上半部26之間包含一階梯部48，且階梯部48埋入于淺溝隔離52之中。更具體而言，鰭狀本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種制作半導(dǎo)體元件的方法，包含：提供一基底，該基底上設(shè)有一鰭狀結(jié)構(gòu)以及一淺溝隔離圍繞該鰭狀結(jié)構(gòu)，該鰭狀結(jié)構(gòu)包含一上半部以及一下半部；去除部分該淺溝隔離并暴露出該鰭狀結(jié)構(gòu)的該上半部；以及對(duì)該鰭狀結(jié)構(gòu)的該上半部進(jìn)行一氧化制作工藝，將該上半部分隔為一第一上半部以及一第二上半部并形成一氧化層于該第一上半部周圍。

【技術(shù)特征摘要】
1.一種制作半導(dǎo)體元件的方法，包含：提供一基底，該基底上設(shè)有一鰭狀結(jié)構(gòu)以及一淺溝隔離圍繞該鰭狀結(jié)構(gòu)，該鰭狀結(jié)構(gòu)包含一上半部以及一下半部；去除部分該淺溝隔離并暴露出該鰭狀結(jié)構(gòu)的該上半部；以及對(duì)該鰭狀結(jié)構(gòu)的該上半部進(jìn)行一氧化制作工藝，將該上半部分隔為一第一上半部以及一第二上半部并形成一氧化層于該第一上半部周圍。2.如權(quán)利要求1所述的方法，其中該鰭狀結(jié)構(gòu)的該上半部包含鍺化硅且該鰭狀結(jié)構(gòu)的該下半部包含硅。3.如權(quán)利要求1所述的方法，其中該上半部的鍺濃度介于30％至50％。4.如權(quán)利要求1所述的方法，其中該第二上半部的鍺濃度介于30％至50％。5.如權(quán)利要求1所述的方法，其中該第一上半部的鍺濃度介于70％至100％。6.如權(quán)利要求1所述的方法，還包含于進(jìn)行該氧化制作工藝后去除該氧化層以暴露該第一上半部。7.一種半導(dǎo)體元件，包含：基底，該基底上設(shè)有一鰭狀結(jié)構(gòu)，該鰭狀結(jié)構(gòu)包含第一上半部、第二上半部以及下半部，其中該第一上半部與該第二上半部包含階梯部；以及淺溝隔離設(shè)于該鰭狀結(jié)構(gòu)...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：李皞明，林勝豪，江懷慈，
申請(qǐng)(專利權(quán))人：聯(lián)華電子股份有限公司，
類型：發(fā)明
國(guó)別省市：中國(guó)臺(tái)灣;71