高效率的低電壓升高電壓的拓撲結構制造技術

電壓的拓撲結構，包括BOOST電路、ZVS有源鉗位正激電路，在BOOST電路的后端連接所述ZVS有源鉗位正激電路，使之分為前級和后級別兩個電路拓撲，并且由前級BOOST完成一級升壓，再通過ZVS有源鉗位正激電路來完成二級升壓。本實用新型專利技術應用于低壓升高壓的DC/DC電路中、適合于低壓大電流的場合，把低壓升高壓的過程分為兩級來完成，可以減小傳統有源鉗位正激電路的功率管的開關應力，提高了系統的安全性和可靠性。

【技術實現步驟摘要】

本技術涉及一種升壓電路，具體地說是一種BOOST加ZVS有源嵌位正激拓撲的高效率的低電壓升高電壓的拓撲結構。
技術介紹
在DC/DC開關電源產品中，需要把低電壓升為高電壓進行應用。例如電池供電，如要把9V升壓到350V等。傳統的有源鉗位正激電路以其主開關MOS應力小，能在零電壓開關，小的EMI電磁干擾和占空比可以大于50%，從而在中小功率的DC/DC變換器電源設計中非常的流行。參見圖1，圖1為該電路的基本拓撲結構。零電壓軟開關的條件是變壓器勵磁電感和諧振電容的諧振頻率必須足夠大，并且有足夠的勵磁電流儲能，其代價是變壓器損耗和功率開關管通態損耗加大，并隨工作頻率提高而加劇。因此該拓撲結構受到一定的限制。例如上述的在低壓9V到高壓350V的轉換場景中，高的匝數比使得諧振電容兩端的電壓較高，在無法實現諧振的情況下主開關MOS管的應力過大，因而存在較高的危險性。
技術實現思路
本技術為解決現有的問題，旨在提供一種高效率的低電壓升高電壓的拓撲結構。為了達到上述目的，本技術采用的技術方案包括BOOST電路，還包括ZVS有源鉗位正激電路，在BOOST電路的后端連接所述ZVS有源鉗位正激電路，使之分為前級和后級別兩個電路拓撲，并且由前級BOOST完成一級升壓，再通過ZVS有源鉗位正激電路來完成二級升壓。和現有技術相比，本技術應用于低壓升高壓的DC/DC電路中、適合于低壓大電流的場合，把低壓升高壓的過程分為兩級來完成，可以減小傳統有源鉗位正激電路的功率管的開關應力，提高了系統的安全性和可靠性。附圖說明圖1為有源鉗位正激電路的拓撲結構示意圖；圖2為本技術的一個實施例的結構示意圖；圖3為控制電路驅動波形圖；圖4為ZVS波形圖；圖5為實測控制電路驅動波形圖；圖6為實測ZVS波形圖。具體實施方式現結合附圖對本技術作進一步地說明。參見圖2，圖2展示的是本實施例采用的Boost與有源鉗位正激電路結合的控制電路，首先采用Boost進行一次升壓，然后采用有源鉗位正激電路再次進行升壓。參見圖3，圖3為控制電路的驅動輸出波形，S6為Boost開關MOS的驅動，S7為主開關MOS的驅動，S1為有源鉗位管的驅動。S6與S7之間為固定的交疊時間（t4~t5，t6~t7），S7與S1之間為固定的死區時間（t1~t2，t3~t4）。主電路通過控制S6的占空比來調節輸出，在負載增加的情況下S6，S1占空比變大，S7占空比變小，諧振時間增加從而可以降低諧振頻率，加大諧振電容降低在非諧振情況下主開關MOS的應力，同時也降低了變壓器損耗和功率開關管的通態損耗。再輸入不同電壓的情況下，效率值參見下表：圖5.圖6為實測的控制電路驅動波形圖和ZVS波形圖，可以對照查看。針對傳統的有源鉗位正激電路的缺點，本實施例采用了BOOST加ZVS有源鉗位正激電路拓撲結構，該種拓撲結構把低壓升高壓的過程分為兩級來完成，前級BOOST完成一級升壓，再通過有源鉗位正激電路來完成二級升壓，這種方法可以減小傳統有源鉗位正激電路的功率管的開關應力，提高了系統的安全性和可靠性。上面結合附圖及實施例描述了本技術的實施方式，實施例給出的結構并不構成對本技術的限制，本領域內熟練的技術人員可依據需要做出調整，在所附權利要求的范圍內做出各種變形或修改均在保護范圍內。本文檔來自技高網...

【技術保護點】
一種高效率的低電壓升高電壓的拓撲結構，包括BOOST電路，其特征在于：還包括ZVS有源鉗位正激電路，在BOOST電路的后端連接所述ZVS有源鉗位正激電路，使之分為前級和后級別兩個電路拓撲，并且由前級BOOST?完成一級升壓，再通過ZVS有源鉗位正激電路來完成二級升壓。

【技術特征摘要】
1.一種高效率的低電壓升高電壓的拓撲結構，包括BOOST電路，其特征在于：還包括ZVS有源鉗位正激電路，在BOOST電路的后端連接所述...

【專利技術屬性】
技術研發人員：顧曉文，
申請(專利權)人：昭融新能源科技上海有限公司，
類型：新型
國別省市：上海;31